芯片结构的制作方法

本发明实施例涉及一种半导体技术，且特别涉及一种芯片结构及其制造方法。

背景技术：

半导体集成电路(ic)工业经历了快速地增长。ic材料及设计的技术进展已产生了几世代的ic。每一世代都有比上一世代具有更小更复杂的电路。然而，这些进展增加了工艺与ic制造的复杂度。

在ic演进的过程中，通常功能密度(即，每芯片区域的内连接装置的数量)会增加，而几何尺寸(即，可使用工艺所能建构的最小部件(或线))却会降低。这种按比例缩小的工艺通常因提高生产效率及降低相关成本而带来许多益处。

然而，由于特征部件尺寸继续缩小，因此工艺越变得更加难以执行。因此，形成越来越小的尺寸且可靠的半导体装置成为了一项挑战。

技术实现要素：

一种芯片结构包括一基底。上述芯片结构包括一重布线层，位于基底上。上述芯片结构包括一接合垫，位于重布线层上。上述芯片结构包括一遮蔽垫，位于重布线层上，且围绕接合垫。上述芯片结构包括一绝缘层，位于重布线层及遮蔽垫上。上述芯片结构包括一凸块，位于接合垫及绝缘层上。凸块的一侧壁位于遮蔽垫上。

一种芯片结构包括一基底。上述芯片结构包括一介电层，位于基底上。上述芯片结构包括一接合垫，位于介电层上。上述芯片结构包括一遮蔽垫，位于介电层上。遮蔽垫具有彼此隔开的多个条带区部，条带区部围绕接合垫，且上述多个条带区部与接合垫隔开实质上相同的距离。上述芯片结构包括一绝缘层，位于介电层及遮蔽垫上。上述芯片结构包括一凸块位于接合垫上及与接合垫相邻的绝缘层上。凸块局部重叠于每个条带区部。

一种芯片结构的制造方法。上述方法包括形成一重布线层于基底上。上述方法包括形成一导电层于重布线层上。导电层包括一接合垫及围绕接合垫的一遮蔽垫，且接合垫与遮蔽垫隔开一第一间隙。上述方法包括形成一绝缘层于重布线层及遮蔽垫上。绝缘层填充至第一间隙中。上述方法包括形成一凸块于接合垫上与位于遮蔽垫上方的绝缘层上。凸块局部重叠于遮蔽垫。

附图说明

图1a至图1c是示出根据一些实施例的形成芯片结构的工艺的各个阶段的剖面示意图。

图1a-1是示出根据一些实施例的图1a的芯片结构的平面示意图。

图1b-1是示出根据一些实施例的图1b的芯片结构的平面示意图。

图1c-1是示出根据一些实施例的图1c的芯片结构的平面示意图。

图2是示出根据一些实施例的芯片结构200的平面示意图。

图3是示出根据一些实施例的芯片结构300的平面示意图。

图4是示出根据一些实施例的芯片结构400的平面示意图。

图5a是示出根据一些实施例的芯片结构500的剖面示意图。

图5b是示出根据一些实施例的图5a的芯片结构500的平面示意图。

图6是示出根据一些实施例的芯片结构600的平面示意图。

附图标记说明

100、200、300、400、500、600芯片结构

112表面

120重布线层

122介电层

124接线层

126导电通孔电极

128区域

130导电层

132接合垫

132p周围部

134遮蔽垫

134a、144区部

134b、162边缘部

134c、142、152开口

136导线

140绝缘层

150缓冲层

160凸块

164侧壁

170盖层

180焊料层

d1、d2、d3距离

g1、g2间隙

l1最大长度

t1、t2、t3厚度

w1最大宽度

w2最小宽度

w3线宽

w4、w5、w6宽度

具体实施方式

以下的公开内容提供许多不同的实施例或范例，以实施本发明的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本发明。举例来说，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开内容在各个不同范例中会重复标号及/或文字。重复是为了达到简化及明确目的，而非自行指定所探讨的各个不同实施例及/或配置之间的关系。

再者，在空间上的相关用语，例如＂下方＂、＂之下＂、＂下＂、＂上方＂、＂上＂等等在此处是用以容易表达出本说明书中所示出的附图中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖附图所示出的方位外，还涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其他方位)且此处所使用的空间上的相关符号同样有相应的解释。可理解的是可在所述方法之前、期间以及之后提供额外的操作步骤，并对于所述方法的其他实施例，可以替换或排除所述及的一些操作步骤。

本文公开了一些实施例。可在这些实施例中述及的阶段步骤之前、期间及/或之后提供额外操作步骤。对于不同的实施例，可以替换或排除所述及的一些阶段步骤。可将额外的特征部件加入至半导体装置结构中。对于不同的实施例，可替换或排除以下所述的一些特征部件。尽管以特定顺序进行的操作步骤探讨了一些实施例，然而也可以其他逻辑顺序进行这些操作步骤。

图1a至图1c是示出根据一些实施例的形成芯片结构的工艺的各个阶段的剖面示意图。图1a-1是示出根据一些实施例的图1a的芯片结构的平面示意图。图1a是示出根据一些实施例的沿图1a-1中的剖线1a-1a的芯片结构的剖面示意图。

如图1a及图1a-1所示。根据一些实施例，提供一基底110。根据一些实施例，基底110具有一表面112。在一些实施例中，基底110由元素半导体材料制成，元素半导体材料包括单晶、多晶或非晶质的硅或锗。

在一些其他实施例中，基底110由化合物半导体(例如，碳化硅、砷化镓、磷化镓、磷化铟或砷化铟)、合金半导体(例如，sige或gaasp)或其组合制成。基底110也可以包括多层半导体、绝缘体上覆半导体(semiconductoroninsulator,soi)(例如，绝缘体上覆硅或绝缘体上覆锗)或其组合。

在一些实施例中，根据一些实施例，形成多个装置(未示出)于基底110上及/或之内。装置包括主动装置及/或被动装置。主动装置可包括形成于表面112处的晶体管。根据一些实施例，被动装置形成在基底110之内或上方。被动装置包括电阻器、电容器或其他合适的被动装置。

根据一些实施例，重布线层120形成于基底110及装置上方。在一些实施例中，形成多个接合垫132、多个遮蔽垫134以及多个导线136于重布线层120上。根据一些实施例，重布线层120包括介电层122、接线层124和导电通孔电极126。根据一些实施例，介电层122形成于表面112上。根据一些实施例，接线层124形成于介电层122内。

如图1a所示，根据一些实施例，导电通孔电极126电性连接于不同的接线层124之间、接线层124与接合垫132之间、以及接线层124与装置之间。根据一些实施例，装置通过接线层124及导电通孔电极126电性连接至接合垫132。

根据一些实施例，介电层122由含氧化物的材料(例如，氧化硅)或其他合适的绝缘材料制成。根据一些实施例，接线层124及导电通孔电极126可由金属(例如，铝、铜或钨)或其合金的导电材料制成。

在一些实施例中，接合垫132、遮蔽垫134以及导线136由同一导电层130形成。根据一些实施例，接合垫132、遮蔽垫134及导线136的形成包括：形成一导电层130于重布线层120上；对导电层130进行光刻工艺及蚀刻工艺以局部去除导电层130。

根据一些实施例，接合垫132、遮蔽垫134及导线136可由金属(例如，铝、铜或钨)或其合金的导电材料制成。在一些实施例中，接合垫132、遮蔽垫134及导线136由相同的材料制成。在一些其他实施例中，接合垫132与遮蔽垫134由不同材料制成。

根据一些实施例，接合垫132、遮蔽垫134及导线136具有实质上相同的厚度。也就是说，根据一些实施例，接合垫132的厚度t1实质上等于遮蔽垫134的厚度t2。根据一些实施例，用语“实质上等于”意指厚度t1与厚度t2之间的差异在厚度t1与厚度t2之间的平均值的1％之内。上述差异可能是由于制造过程所造成。

根据一些实施例，遮蔽垫134的厚度t2实质上等于导线136的厚度t3。根据一些实施例，用语“实质上等于”意指厚度t2与厚度t3之间的差异在厚度t2与厚度t3之间的平均值的1％之内。上述差异可能是由于制造过程所造成。

根据一些实施例，每个遮蔽垫134围绕对应的接合垫132。根据一些实施例，每个遮蔽垫134与对应的接合垫132隔开一间隙g1。根据一些实施例，遮蔽垫134围绕重布线层120的一区域128。

根据一些实施例，遮蔽垫134、区域128以及接合垫132具有实质上相同的形状，诸如多边形形状(例如，八边形形状)、圆形形状或椭圆形形状。在一些其他实施例中，区域128与接合垫132具有不同的形状。

根据一些实施例，遮蔽垫134具有通过间隙g2彼此间隔开的多的区部134a。根据一些实施例，这些区部134a也称作条带区部。根据一些实施例，区部134a一同围绕对应的接合垫132。根据一些实施例，区部134a彼此隔开实质上相同的一距离d1。

根据一些实施例，距离d1约在1μm至10μm的范围。根据一些实施例，距离d1约在2.25μm至大约5μm的范围。在一些其他实施例中，区部134a彼此隔开不同的距离。

在一些实施例中，区部134a的最大宽度w1约在1μm至100μm的范围。根据一些实施例，最大宽度w1约在1.5μm至70μm的范围。根据一些实施例，最大宽度w1约在5μm至70μm的范围。

在一些实施例中，区部134a的最大长度l1约在1μm至100μm的范围。根据一些实施例，最大长度l1约在1.5μm至70μm的范围。根据一些实施例，最大长度l1约在5μm至70μm的范围。根据一些实施例，区部134a比间隙g1宽。

根据一些实施例，区部134a与对应的接合垫132隔开实质上相同的一距离d2。根据一些实施例，距离d2约在1μm至10μm的范围。根据一些实施例，距离d2约在2.25μm至5μm的范围。在一些其他实施例中，区部134a与对应的接合垫132隔开不同的距离。根据一些实施例，区部134a通过间隙g1与对应的接合垫132隔开。

根据一些实施例，导线136连接至接合垫132。根据一些实施例，遮蔽垫134与导线136隔开。根据一些实施例，遮蔽垫134与导线136隔开一距离d3。

根据一些实施例，距离d3约在1μm至10μm的范围。根据一些实施例，距离d3约在2.25μm至5μm的范围。在一些实施例中，遮蔽垫134的区部134a的最小宽度w2大于导线136的线宽w3。在一些实施例中，区部134a具有实质上相同线宽的条带区部(例如，最小宽度w2)。

图1b-1是示出根据一些实施例的图1b的芯片结构的平面示意图。图1b是示出根据一些实施例的沿图1b-1中的剖线1b-1b的芯片结构的剖面示意图。为清楚起见，图1b-1通过实线示出接合垫132、遮蔽垫134以及导线136。

如图1b及图1b-1所示，根据一些实施例，形成一绝缘层140于重布线层120、遮蔽垫134以及导线136上。根据一些实施例，绝缘层140也形成于接合垫132的周围部132p上。

根据一些实施例，绝缘层140具有多个开口142，开口142露出其下的接合垫132的中心部。在一些实施例中，根据一些实施例，绝缘层140的多个区部144填充至接合垫132与遮蔽垫134之间的间隙g1内，使接合垫132与遮蔽垫134分离且电性绝缘。根据一些实施例，区部144围绕接合垫132。根据一些实施例，遮蔽垫134的区部134a比绝缘层140的区部144宽。

在一些实施例中，绝缘层140进一步填充至遮蔽垫134的区部134a之间的间隙g2内，使区部134a彼此分离且电性绝缘。根据一些实施例，区部134a之间的绝缘层140用于缓冲集中于遮蔽垫134上的应力。根据一些实施例，绝缘层140由介电材料制成，例如未掺杂的硅酸盐玻璃(undopedsilicateglass,usg)、氮化硅、氧化硅或氮氧化硅。根据一些实施例，使用沉积工艺(例如，化学气相沉积工艺或物理气相沉积工艺)以及蚀刻工艺来形成绝缘层140。

如图1b及图1b-1所示，根据一些实施例，形成一缓冲层150于绝缘层140上。根据一些实施例，缓冲层150也形成于接合垫132的边缘部上。

根据一些实施例，缓冲层150具有露出接合垫132的中心部的多个开口152。根据一些实施例，缓冲层150用于后续的接合工艺期间，以缓冲后续形成的凸块于接合垫132上的接合应力。

根据一些实施例，缓冲层150由比绝缘层140及/或接合垫132更软的材料制成。根据一些实施例，缓冲层150由高分子材料制成，诸如环氧树脂、聚酰亚胺(polyimide)，苯并环丁烯(benzocyclobutene,bcb)，聚苯并恶唑(polybenzoxazole,pbo)或其他合适材料。

图1c-1是示出根据一些实施例的图1c的芯片结构的平面示意图。图1c是示出根据一些实施例的沿着图1c-1中的剖线1c-1c的芯片结构的剖面示意图。为简化起见，在图1c-1中省略了绝缘层140及缓冲层150。

如图1c及图1c-1所示，根据一些实施例，形成凸块160于接合垫132上方。在一些实施例中，凸块160的一边缘部162位于邻近于接合垫132的绝缘层140及缓冲层150上。

根据一些实施例，边缘部162位于遮蔽垫134的正上方。根据一些实施例，边缘部162位于遮蔽垫134的边缘部134b的正上方。根据一些实施例，边缘部134b围绕接合垫132。在一些实施例中，凸块160的一侧壁164在遮蔽垫134正上方。根据一些实施例，凸块160覆盖绝缘层140的区部144。

根据一些实施例，遮蔽垫134能够在后续的接合工艺期间缓冲来自凸块160的接合应力，以防止接合垫132下方的重布线层120受到接合应力所引起的损坏。因此，根据一些实施例，遮蔽垫134提高了后续接合工艺的良率。

在一些实施例中，遮蔽垫134的一宽度w4大于凸块160的一宽度w5。根据一些实施例，宽度w5大于接合垫132的一宽度w6。在一些实施例中，宽度w4与宽度w5的比率约在1.05至1.3的范围。

根据一些实施例，若宽度w4与宽度w5的比率小于1.05，则遮蔽垫134的应力缓冲效果并不明显。根据一些实施例，若宽度w4与宽度w5的比率大于1.3，则遮蔽垫134的应力缓冲效果保持实质上相同的水准。

根据一些实施例，绝缘层140局部位于凸块160与遮蔽垫134之间。根据一些实施例，缓冲层150局部位于凸块160与遮蔽垫134之间。如图1c-1所示，根据一些实施例，遮蔽垫134、接合垫132以及凸块160具有实质上相同的形状，例如多边形形状(例如，八边形形状)、圆形形状或椭圆形形状。根据一些实施例，凸块160由任何合适的导电材料制成，包括cu、ni、pt、al，其组合等。

凸块160可通过许多合适的技术形成，包括化学气相沉积工艺、物理气相沉积工艺、电化学沉积(electrochemicaldeposition,ecd)工艺、分子束外延(molecularbeamepitaxy,mbe)工艺、原子层沉积(atomiclayerdeposition,ald)工艺，电镀工艺等。

如图1c及图1c-1所示，根据一些实施例，形成一盖层170于凸块160上方。盖层170作为一阻障层，以防止凸块160中的铜扩散到后续形成于其上的焊料层内，进而提高焊料层的可靠度及接合强度。盖层170可包括镍、锡、锡铅(snpb)、金(au)、银，钯(pd)、铟、镍-钯-金(nipdau)、镍-金(niau)，其他相似材料或合金。

如图1c及图1c-1所示，根据一些实施例，形成一焊料层180于盖层170上。根据一些实施例，焊料层180由导电材料制成，例如锡、铅、银、铜、镍、铋、其组合或其合金。根据一些实施例，在上述步骤中，实质上形成一芯片结构100。

图2是示出根据一些实施例的芯片结构200的平面示意图。如图2所示，根据一些实施例，芯片结构200相似于图1c-1的芯片结构100，除了芯片结构200的每个遮蔽垫134形成一连续结构。

根据一些实施例，遮蔽垫134具有环形形状(或c形形状)。根据一些实施例，遮蔽垫134具有一开口134c。根据一些实施例，接合垫132位于开口134c内。根据一些实施例，开口134c及接合垫132具有相同的形状，例如多边形形状(例如，八边形形状)、圆形形状或椭圆形形状。

图3是示出根据一些实施例的芯片结构300的平面示意图。如图3所示，根据一些实施例，芯片结构300相似于图1c-1的芯片结构100，除了芯片结构300的遮蔽垫134、凸块160及焊料层180具有圆形形状。

图4是示出根据一些实施例的芯片结构400的平面示意图。如图4所示，根据一些实施例，芯片结构400相似于图2的芯片结构200，不同之处在于芯片结构400的遮蔽垫134、凸块160及焊料层180具有圆形形状。

图5a是示出根据一些实施例的芯片结构500的剖面示意图。图5b是示出根据一些实施例的图5a的芯片结构500的平面示意图。图5a是示出根据一些实施例的沿着图5b中的剖线5a-5a的芯片结构的剖面示意图。

如图5a及图5b所示，根据一些实施例，芯片结构500相似于图1c的芯片结构100，除了围绕不同接合垫132的遮蔽垫134彼此靠近。

图6是示出根据一些实施例的芯片结构600的平面示意图。如图6所示，根据一些实施例，芯片结构600相似于图1c-1的芯片结构100，除了遮蔽垫134电性连接至对应的接合垫132。

用于形成芯片结构200、芯片结构300、芯片结构400、芯片结构500以及芯片结构600的工艺和材料可相似或相同用于形成上述芯片结构100的工艺及材料。

根据一些实施例，提供了用于形成芯片结构的芯片结构及方法。芯片结构具有围绕一接合垫的一遮蔽垫。遮蔽垫局部位于接合垫上方的凸块下方，以在后续的接合工艺期间缓冲来自凸块的接合应力，进而防止接合垫下方的重布线层受到接合应力所引起的损坏。因此，遮蔽垫提高了后续接合工艺的良率。

根据一些实施例，提供一种芯片结构。上述芯片结构包括一基底。上述芯片结构包括一重布线层，位于基底上。上述芯片结构包括一接合垫，位于重布线层上。上述芯片结构包括一遮蔽垫，位于重布线层上，且围绕接合垫。上述芯片结构包括一绝缘层，位于重布线层及遮蔽垫上。上述芯片结构包括一凸块，位于接合垫及绝缘层上。凸块的一侧壁位于遮蔽垫上。

在一些实施例中，一部分的绝缘层位于接合垫与遮蔽垫之间。在上述芯片结构的一些实施例中，上述部分的绝缘层将接合垫与遮蔽垫隔开且电性绝缘。在上述芯片结构的一些实施例中，凸块位于上述部分的绝缘层上。在一些实施例中，遮蔽垫围绕重布线层的一区域，且上述区域与接合垫具有实质上相同的形状。在上述芯片结构的一些实施例中，遮蔽垫具有彼此隔开的多个第一区部。在上述芯片结构的一些实施例中，绝缘层的一第二区部位于接合垫与遮蔽垫之间，且第一区部比第二区部宽。在一些实施例中，遮蔽垫的最大宽度大于凸块的最大宽度。在一些实施例中，接合垫与遮蔽垫具有实质上相同的厚度。在一些实施例中，上述芯片结构还包括一导线，位于重布线层上，且连接至接合垫。遮蔽垫与导线隔开，且遮蔽垫的一宽度大于导线的一线宽。

根据一些实施例，提供一种芯片结构。上述芯片结构包括一基底。上述芯片结构包括一介电层，位于基底上。上述芯片结构包括一接合垫，位于介电层上。上述芯片结构包括一遮蔽垫，位于介电层上。遮蔽垫具有彼此隔开的多个条带区部，条带区部围绕接合垫，且上述多个条带区部与接合垫隔开实质上相同的距离。上述芯片结构包括一绝缘层，位于介电层及遮蔽垫上。上述芯片结构包括一凸块位于接合垫上及与接合垫相邻的绝缘层上。凸块局部重叠于每个条带区部。

在一些实施例中，上述多个条带区部具有实质上相同的第一线宽。在上述芯片结构的一些实施例中，上述芯片结构还包括一导线，位于介电层上，且连接至接合垫。上述多个条带区部与导线隔开，且第一线宽大于导线的一第二线宽。在一些实施例中，绝缘层局部位于凸块与遮蔽垫之间。在一些实施例中，遮蔽垫、接合垫以及凸块从遮蔽垫、接合垫以及凸块上视角度来看具有实质上相同的形状。

根据一些实施例，提供一种芯片结构的制造方法。上述方法包括形成一重布线层于基底上。上述方法包括形成一导电层于重布线层上。导电层包括一接合垫及围绕接合垫的一遮蔽垫，且接合垫与遮蔽垫隔开一第一间隙。上述方法包括形成一绝缘层于重布线层及遮蔽垫上。绝缘层填充至第一间隙中。上述方法包括形成一凸块于接合垫上与位于遮蔽垫上方的绝缘层上。凸块局部重叠于遮蔽垫。

在一些实施例中，绝缘层覆盖整个遮蔽垫与接合垫的一周围部。在一些实施例中，遮蔽垫具有多个区部，通过多个第二间隙而彼此隔开。在上述方法的一些实施例中，上述多个区部以实质上相同的一距离彼此隔开。在上述方法的一些实施例中，上述多个区部以实质上相同的一距离与接合垫隔开。

以上概略说明了本发明数个实施例的特征，使所属技术领域中技术人员对于本公开的形态可更为容易理解。任何所属技术领域中技术人员应了解到可轻易利用本公开作为其它工艺或结构的变更或设计基础，以进行相同于此处所述实施例的目的及/或获得相同的优点。任何所属技术领域中技术人员也可理解与上述等同的结构并未脱离本公开的构思和保护范围内，且可在不脱离本公开的构思和范围内，当可作变动、替代与润饰。