沟槽式金属氧化物半导体场效应管的制作方法

本发明主要涉及功率半导体器件的单元结构和版图结构。更具体地，本发明涉及在终端区具有悬浮沟槽栅和沟道阻止沟槽栅的沟槽式金属氧化物半导体场效应管(mosfet)的新型改良的单元结构和版图结构。

背景技术：

近年，有源区具有屏蔽栅结构的沟槽式金属氧化物半导体场效应管(mosfet，下同)越来越受欢迎，原因在于其具有较低的栅漏电容(cgd)以及相应较低的栅漏电荷(qgd)和特征导通电阻(rsp)。然而，在现有技术的沟槽式mosfet中，如果对围绕有源区的终端区设计不当却容易导致该沟槽式mosfet的击穿电压性能下降。例如，在美国专利号为8,643,092的专利中，公开了一种n型沟槽式mosfet，其有源区包括屏蔽栅结构，其终端区包括多个悬浮沟槽栅(具有悬浮的电压)。图1b公开了图1a中沿a-b-c-d-e-f-g的剖面结构，可以看出，在栅极接触区(e-f)和切割道之间，其终端区仅包括了多个悬浮沟槽栅(ftg1，ftg2和ftg3，如图1b所示)。在这种情况下，当栅极氧化层(gox，如图1b所示)中聚集了足够多的负电荷时，在悬浮沟槽栅和n型外延层(nepi,如图1b所示)之间的界面处，就会感应出足够多的正电荷，从而在这些悬浮沟槽栅下方形成多个p型沟道区(pi，如图1b所示)，这会导致在芯片切割后，在切割道的导电路径上形成漏极和源极之间的一条泄漏通道。因此，当这种情况发生时，电流会从终端区的边缘直接流向位于有源区的n+源极，而不会被位于终端区的多个悬浮沟槽栅所阻止。

因此，在半导体功率器件领域中，特别是对于具有屏蔽栅结构的沟槽式mosfet的设计和制造，仍需要提供一种新型的单元结构和器件构造，可以解决上述现有技术中具有严重泄漏电流的困难和设计限制。特别地，需要能在沟槽式mosfet的终端区维持高击穿电压。

技术实现要素：

本发明提供了一种具有屏蔽栅结构的沟槽式mosfet，其包括位于有源区的屏蔽栅结构和位于终端区的悬浮沟槽栅结构，特别地，本发明在终端区引入了沟道阻止栅结构(channelstopgates)，用以阻止电流以防在漏极和源极之间形成泄漏通道，以维持终端区的高击穿电压。与此同时，由于在芯片制造过程中，芯片的主体设计和切割道的设计往往是由不同方完成的，因此仅包括单个芯片的版图结构会导致一项发明的性能不能稳定实现，为了解决这个问题，本发明提供了一种至少包括两个芯片的多芯片版图结构。

根据本发明的实施例，提供了一种半导体功率器件的版图结构，由多芯片结构组成，每个芯片结构包括一个沟槽式金属氧化物半导体场效应管，其包括：

(a)多个屏蔽沟槽栅，位于有源区，每个所述屏蔽沟槽栅具有双电极结构，其包括位于沟槽上部分的栅电极和位于沟槽下部分的屏蔽电极，其中所述栅电极和所述屏蔽电极之间由一层极间绝缘层绝缘，且每两个相邻的的所述栅电极之间延伸有第一体区和源区；

(b)多个悬浮沟槽栅，具有悬浮的电压，平行地形成于位于有源区外围的终端区，每两个相邻的所述悬浮沟槽栅之间延伸有第二体区，其中所述悬浮沟槽栅的沟槽深度大于或等于所述第二体区的结深；

(c)至少一个沟道阻止沟槽栅，位于终端区且围绕所述多个悬浮沟槽栅的外围，每个所述的沟道阻止沟槽栅都连接至至少一个切割沟槽栅，其中每个所述的切割沟槽栅都延伸穿过一条切割道。

在一些优选的实施例中，经过芯片切割之后，所述的沟道阻止沟槽栅和所述的切割沟槽栅都短接至所述的沟槽式金属氧化物半导体场效应管的漏区。

在一些优选的实施例中，所述版图结构包括双芯片结构，其中每个芯片包括一个所述沟槽式金属氧化物半导体场效应管。在另一些优选的实施例中，所述版图结构包括三芯片结构，其中每个芯片包括一个所述沟槽式金属氧化物半导体场效应管。在另一些优选的实施例中，所述版图结构包括四芯片结构，其中每个芯片包括一个所述沟槽式金属氧化物半导体场效应管。

根据本发明的另一个方面，构成本发明的半导体功率器件的版图结构的所述沟槽式氧化物半导体场效应管，进一步包括第一导电类型的衬底；第一导电类型的外延层，位于所述衬底的上表面，其中所述外延层的多数载流子浓度低于所述衬底；第一导电类型的源区，位于有源区，且靠近所述外延层的上表面，所述有源区的多数载流子浓度高于所述外延层；第二导电类型的第一体区，位于有源区，且位于所述源区的下方；多个屏蔽沟槽栅，位于有源区，且每个屏蔽沟槽栅具有双电极结构，其包括位于沟槽上部分的栅电极和位于沟槽下部分的屏蔽电极，其中所述屏蔽电极的底部和侧壁包围有第一栅极氧化层，所述栅电极的侧壁包围有第二栅极氧化层，所述屏蔽电极和所述栅电极之间由一层极间绝缘层绝缘；所述第一体区通过一个沟槽式源体接触区内的金属插塞连接至源极金属，且该金属插塞只位于每两个相邻的屏蔽沟槽栅之间；至少一个第一沟槽栅，靠近有源区，每个第一沟槽栅具有单电极结构，其包括一个单电极和包围该单电极底部和侧壁的第一栅极氧化层，其中所述单电极用于连接所述屏蔽电极至源极金属；至少一个具有所述双电极结构的第二沟槽栅，其包括的栅电极用于连接所述屏蔽沟槽栅内的栅电极至栅极金属；第二导电类型的第二体区，位于包括终端区在内的有源区的外围，并靠近所述外延层的上表面，所述第二体区的上表面处不包括所述源区且所述第二体区具有悬浮的电压；多个悬浮沟槽栅，具有悬浮的电压，平行地形成于位于有源区外围的终端区，每两个相邻的所述悬浮沟槽栅之间延伸有第二体区，其中所述悬浮沟槽栅的沟槽深度大于或等于所述第二体区的结深；位于每两个相邻的悬浮沟槽栅之间的第二体区具有悬浮的电压；至少一个沟道阻止沟槽栅，位于终端区且围绕所述多个悬浮沟槽栅的外围，每个所述的沟道阻止沟槽栅都连接至至少一个切割沟槽栅，其中每个所述的切割沟槽栅都延伸穿过一条切割道；和漏极金属层，位于所述衬底的下表面。

在一些优选的实施例中，每个所述的悬浮沟槽栅内包括单电极结构，进一步包括第一栅极氧化层和一个位于整个悬浮沟槽栅内的电极结构。在另一些优选的实施例中，每个所述的悬浮沟槽栅内包括所述双电极结构。在另一些优选的实施例中，一部分所述的悬浮沟槽栅内包括所述双电极结构，另一部分所述的悬浮沟槽栅内包括单电极结构，进一步包括第一栅极氧化层和一个位于整个悬浮沟槽栅内的电极结构。

在一些优选的实施例中，所述沟道阻止沟槽栅内包括单电极结构，进一步包括第一栅极氧化层和一个位于整个悬浮沟槽栅内的电极结构。在另一些优选的实施例中，所述沟道阻止沟槽栅内包括所述双电极结构。

在一些优选的实施例中，所述切割沟槽栅内包括单电极结构，进一步包括第一栅极氧化层和一个位于整个悬浮沟槽栅内的电极结构。在另一些优选的实施例中，所述切割沟槽栅内包括所述双电极结构。

在一些优选的实施例中，所述多个悬浮沟槽栅与所述屏蔽沟槽栅具有相同的沟槽宽度和沟槽深度。在另一些优选的实施例中，所述多个悬浮沟槽栅比所述屏蔽沟槽栅具有更大的沟槽宽度和沟槽深度。

在一些优选的实施例中，所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。

在一些优选的实施例中，所述第一导电类型为n型，所述第二导电类型为p型。在另一些优选的实施例中，所述第一导电类型为p型，所述第二导电类型为n型。

在一些优选的实施例中，所述源区沿所述外延层上表面方向上具有相同的掺杂浓度和结深。在另一些优选的实施例中，所述源区的掺杂浓度从沟槽式源体接触区到相邻的沟道区之间的同一深度处呈现高斯分布，且所述源区靠近所述沟槽式源体接触区的结深大于靠近相邻的沟道区的结深，其中所述沟槽式源体接触区填充以金属插塞，穿过所述源区并延伸入所述第一体区，用以将所述源区和所述第一体区连接至所述源极金属层。

本发明的一个优点是，沟道阻止沟槽栅使得本发明相比于现有技术可以显著降低源漏之间的泄漏电流。

本发明的另一个优点是，包含屏蔽电极的双电极结构在终端区的使用使得本发明的一些优选的实施例具有更小的qgd和rsp。

附图说明

图1a示出了现有技术所揭示的一种沟槽式金属氧化物半导体场效应管的俯视图。

图1b示出了图1a沿a-b-c-d-e-f-g方向的剖面图。

图2a示出了根据本发明的一个优选实施例的俯视图。

图2b示出了根据本发明的一个优选实施例的剖面图，也是图2a沿a-b-c方向的剖面结构。

图2c示出了根据本发明的另一个优选实施例的俯视图。

图3a-图3d示出了根据本发明的另一些优选实施例的剖面图。

图4a-图4d示出了根据本发明的另一些优选实施例的剖面图。

图5a-图5b示出了根据本发明的另一些优选实施例的剖面图。

图6a-图6c示出了根据本发明的实施例的版图结构。

具体实施方式

下面参照附图更详细地说明本发明，其中示出了本发明的优选实施例。本发明可以，但是以不同的方式体现，但是不应该局限于在此所述的实施例。例如，这里的说明更多地引用n沟道的半导体集成电路，但是很明显其他器件也是可能的。下文是通过参考各个附图来对实践本发明的优选实施例进行详细描述。一些方向术语，例如“顶部”、“底部”、“前”、“后”、“上方”、“下方”等，是参考各个附图的方向进行描述的。由于实施例中的元件可以被放置在许多不同的方向，因此，本发明中的方向术语只是用于描述而不能被视为对本发明的限制。应该理解的是，实施例中各种结构或者逻辑上的替代和修改都应该被涵盖在本发明的真正精神和范围内。因此，以下的详细描述不能被视为对本发明的限制，本发明的涵盖范围由附后的权利要求界定。应该理解的是，本发明中所描述的各个优选实施例的发明特征可以相互结合，有特别说明的除外。

图2a所示的是本发明的一个优选实施例的俯视图，其中，在由源极金属、栅极金属焊盘、和栅极金属浇道所覆盖区域的外围，由终端区所围绕，其包括多个悬浮沟槽栅和至少一个沟道阻止沟槽栅，例如在图2a中，包括两个悬浮沟槽栅(ftg1和ftg2)和一个沟道阻止沟槽栅(cstg1)。同时，沟道阻止沟槽栅(cstg1)通过y方向的切割道进一步连接至两个切割沟槽栅(swtg1和swtg2)。经过芯片切割之后，两个切割沟槽栅和阻止沟槽栅都将通过切割道短接至体区和漏区以防止源漏之间泄漏通道的产生。

图2b所示的是图2a沿a-b-c的剖面图，其中n沟道沟槽式mosfet200’形成于一个n外延层202中。该n外延层位于一个n+衬底200之上，其中该n+衬底200的底部覆盖有金属层作为漏极金属层。在n外延层202中，形成有源区和终端区，其中有源区包括多个屏蔽沟槽栅210终端区包括两个具有悬浮电压的悬浮沟槽栅212和一个沟道阻止沟槽栅213。该沟道阻止沟槽栅213通过y切割道连接至一个切割沟槽栅215。此外，在有源区和终端区之间，包括至少一个用于连接屏蔽电极的第一沟槽栅211和至少一个用于连接栅极的第二沟槽栅214。在这个实施例的所有沟槽栅中，屏蔽沟槽栅210和第二沟槽栅214内由双电极结构实现，其包括位于沟槽下部分的屏蔽电极216和位于沟槽上部分的栅电极218，其中所述屏蔽电极216与沟槽侧壁之间包括第一栅极氧化层217，所述栅电极218与沟槽侧壁之间包括第二栅极氧化层219，所述屏蔽电极216和所述栅电极218之间由一层极间绝缘层220绝缘。与此同时，其他的所有沟槽栅内由单电极结构实现，其包括一个单电极221以及该单电极与沟槽侧壁之间的第一栅极氧化层217，其中，所述单电极221与所述屏蔽电极216在制程中同时形成。在n外延层202的上部分，包括：第一p型体区222，延伸于有源区中每两个相邻的屏蔽沟槽栅210之间，其中所述第一p型体区222上方形成有n+源区223；多个具有悬浮电压的第二p型体区224，围绕所述有源区的外围包括终端区，其中所述第二p型体区224上方不存在所述源区。值得注意的是，所述悬浮沟槽栅212的沟槽深度大于或者等于所述第二p型体区224的结深，以在终端区维持高的击穿电压同时阻止大的泄漏电流。该n沟道沟槽式mosfet200’还包括：多个沟槽式源体接触区，每个填充以一个金属插塞225，穿过一层接触绝缘层226、n+源区223并延伸入第一p型体区222，其中，所述金属插塞225的底部被一个p+体接触区227围绕，以减少该金属插塞225和第一p型体区222之间的接触电阻；至少一个沟槽式屏蔽电极接触区，填充以金属插塞228，其穿过所述接触绝缘层226并延伸入位于所述第一沟槽栅211内的单电极221；至少一个沟槽式栅接触区，填充以金属插塞229，穿过所述接触绝缘层226并延伸入位于所述第二沟槽栅214内的栅电极216。该n沟道沟槽式mosfet200’还包括源极金属230和栅极金属231(包括栅极金属焊盘和/或连接至栅极金属焊盘的栅极金属浇道)，其中所述栅极金属231通过所述金属插塞229连接至栅电极218，所述源极金属230通过所述金属插塞228连接至所述屏蔽电极216，同时通过所述金属插塞225连接至所述源区223和所述第一p型体区222。根据本发明，使得所述第一p型体区222电连接至所述源极金属230的金属插塞只存在于所述有源区内。所述金属插塞225、228和229可以通过一个覆盖ti/tin或co/tin或ta/tin势垒层的钨插塞来实现。由于在每两个相邻的悬浮沟槽栅212之间不存在n+源区，即使在悬浮沟槽栅212被打开的时候，在源漏之间也不会产生任何电流。与此同时，沟道阻止沟槽栅213连接至切割沟槽栅215，其中所述切割沟槽栅215沿y切割道被切割，这就保证了所述切割沟槽栅215和所述沟道阻止沟槽栅213同时短接至外延层202和第二p型体区224(如图2b中黑色点线所示)。正由于沟道阻止沟槽栅213短接至n外延层202，在其底部周围就不会形成pi沟道区，因此，沟道阻止沟槽栅213就可以阻止漏源之间泄漏通道的形成。

图2c所示的是根据本发明的另一个优选实施例的俯视图，其与图2a具有相似的结构，除了在图2c中，终端区包括两个悬浮沟槽栅(ftg1和ftg2)和两个沟道阻止沟槽栅(cstg1和cstg2)。

图3a所示的是根据本发明的另一个优选的实施例，其中n沟道沟槽式mosfet300’与图2b具有相似的结构，除了在图3a中，终端区包括四个悬浮沟槽栅(ftg1，ftg2，ftg3和ftg4)和一个沟道阻止沟槽栅(cstg1),同时，终端区内的所有沟槽栅，还包括切割沟槽栅(swtg1)都具有单电极结构。

图3b所示的是根据本发明的另一个优选的实施例，其中n沟道沟槽式mosfet310’与图3a具有相似的结构，除了在图3b中，终端区包括四个悬浮沟槽栅(ftg1，ftg2，ftg3和ftg4)和一个沟道阻止沟槽栅(cstg1),同时，终端区内的所有沟槽栅，还包括切割沟槽栅(swtg1)都具有双电极结构。

图3c所示的是根据本发明的另一个优选的实施例，其中n沟道沟槽式mosfet320’与图3b具有相似的结构，除了在图3c中，终端区包括四个悬浮沟槽栅(ftg1，ftg2，ftg3和ftg4)和一个沟道阻止沟槽栅(cstg1),同时，除了靠近有源区的两个悬浮沟槽栅(ftg1和ftg2)具有单电极结构，终端区内的其他所有沟槽栅，还包括切割沟槽栅(swtg1)都具有双电极结构。

图3d所示的是根据本发明的另一个优选的实施例，其中n沟道沟槽式mosfet330’与图3b具有相似的结构，除了在图3d中，终端区包括四个悬浮沟槽栅(ftg1，ftg2，ftg3和ftg4)和一个沟道阻止沟槽栅(cstg1),同时，除了靠近有源区的两个悬浮沟槽栅(ftg1和ftg2)具有双电极结构，终端区内的其他所有沟槽栅，还包括切割沟槽栅(swtg1)都具有单电极结构。

图4a所示的是根据本发明的另一个优选的实施例，其中沟槽式mosfet400’与图3a具有相似的结构，除了该沟槽式mosfet400’为形成于p型外延层中的p沟道沟槽式mosfet。

图4b所示的是根据本发明的另一个优选的实施例，其中沟槽式mosfet410’与图3b具有相似的结构，除了该沟槽式mosfet410’为形成于p型外延层中的p沟道沟槽式mosfet。

图4c所示的是根据本发明的另一个优选的实施例，其中沟槽式mosfet420’与图3c具有相似的结构，除了该沟槽式mosfet420’为形成于p型外延层中的p沟道沟槽式mosfet。

图4d所示的是根据本发明的另一个优选的实施例，其中沟槽式mosfet430’与图3d具有相似的结构，除了该沟槽式mosfet430’为形成于p型外延层中的p沟道沟槽式mosfet。

图5a所示的是根据本发明的另一个优选的实施例，其中n沟道沟槽式mosfet500’与图3d有相似的结构，除了在图5a中，从沟槽式源体接触区504到一个相邻的靠近栅电极505的沟道区之间，n+源区503的掺杂浓度在同一深度处呈现高斯分布。同时，在靠近所述沟槽式源体接触区504处，所述n+源区503的结深大于靠近所述相邻的沟道区的结深。

图5b所示的是根据本发明的另一个优选的实施例，其中p沟道沟槽式mosfet510’与图4d有相似的结构，除了在图5b中，从沟槽式源体接触区514到一个相邻的靠近栅电极515的沟道区之间，p+源区513的掺杂浓度在同一深度处呈现高斯分布。同时，在靠近所述沟槽式源体接触区514处，所述p+源区513的结深大于靠近所述相邻的沟道区的结深。

图6a所示的是根据本发明的包括双芯片结构的版图结构。其中，芯片之间通过切割沟槽栅(swtgs)连接在一起，需要注意的是，芯片之间的距离(sdd，如图6c所示)等于切割道的宽度(wsl，如图6c所示)，这种结构使得根据本发明的实施例可以切实实现。

图6b所示的是根据本发明的包括三芯片结构的版图结构。其中，相邻芯片之间通过切割沟槽栅(swtgs)连接在一起，需要注意的是，芯片之间的距离(sdd，如图6c所示)等于切割道的宽度(wsl，如图6c所示)，这种结构使得根据本发明的实施例可以切实实现。

图6c所示的是根据本发明的包括四芯片结构的版图结构。其中，相邻芯片之间通过切割沟槽栅(swtgs)连接在一起，需要注意的是，芯片之间的距离(sdd)等于切割道的宽度(wsl)，这种结构使得根据本发明的实施例可以切实实现。

尽管在此说明了各种实施例，可以理解，在不脱离本发明的精神和范围的所附权利要求书的范围内，通过所述的指导，可以对本发明作出各种修改。例如，可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构。