横向扩散金属氧化物半导体器件及其制造方法与流程

本发明涉及半导体制造领域，特别是涉及一种横向扩散金属氧化物半导体器件，还涉及一种横向扩散金属氧化物半导体的制造方法。

背景技术：

对于横向扩散金属氧化物半导体(ldmos)器件，其击穿电压(bv)和导通电阻存在相互制约的关系，在保证其击穿电压的情况下，尽可能减少ldmos的导通电阻成为设计者的追求目标。

技术实现要素：

基于此，有必要提供一种在维持击穿电压的前提下，能够降低导通电阻的横向扩散金属氧化物半导体器件及其制造方法。

一种横向扩散金属氧化物半导体器件，包括：衬底，具有第二导电类型；漂移区，设于所述衬底上，具有第一导电类型，第一导电类型和第二导电类型为相反的导电类型；第二导电类型埋层，设于所述漂移区内；埋层注入辅助结构，设于所述第二导电类型埋层上，设有注入槽和/或注入孔，所述埋层注入辅助结构还包括填充于所述注入槽和/或注入孔中的电性能调整材料，所述电性能调整材料与所述漂移区的材料不同。

在其中一个实施例中，还包括：源极区，具有第一导电类型；漏极区，具有第一导电类型；场氧化层，设于所述埋层注入辅助结构上；栅极，从所述场氧化层邻近所述源极区的位置向所述源极区延伸；衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧，并与所述源极区接触。

在其中一个实施例中，所述电性能调整材料为电介质材料。

在其中一个实施例中，所述电性能调整材料为二氧化硅，氮化硅，氮氧化硅，氧化铪中的至少一种。

在其中一个实施例中，所述第二导电类型埋层上设有多个所述注入槽和/或多个所述注入孔。

一种横向扩散金属氧化物半导体器件的制造方法，包括：获取形成有漂移区的衬底，所述漂移区具有第一导电类型并形成于第二导电类型的所述衬底上；在所述漂移区刻蚀出下陷结构，所述下陷结构包括注入槽和/或注入孔；向所述下陷结构的底部注入第二导电类型离子；热处理使所述第二导电类型离子扩散形成第二导电类型埋层；向所述下陷结构内填充电性能调整材料，所述电性能调整材料与所述漂移区的材料不同。

在其中一个实施例中，所述向所述下陷结构内填充电性能调整材料的步骤之后，还包括：在所述电性能调整材料上方形成场氧化层；形成栅极；形成第一导电类型的源极区、第一导电类型的漏极区及第二导电类型的衬底引出区。

在其中一个实施例中，所述电性能调整材料为电介质材料。

在其中一个实施例中，所述向所述下陷结构内填充电性能调整材料的步骤，是采用淀积或热氧化工艺进行。

在其中一个实施例中，所述下陷结构包括多个所述注入槽和/或多个所述注入孔，所述热处理使所述第二导电类型离子扩散形成第二导电类型埋层的步骤中，注入形成的各分离的第二导电类型离子区域扩散连通成一个第二导电类型埋层。

在其中一个实施例中，所述向所述下陷结构的底部注入第二导电类型离子的步骤包括多次注入，且每次注入的注入深度不同，从而在所述热处理后形成多个深度各不相同的第二导电类型埋层。

上述横向扩散金属氧化物半导体器件及其制造方法，第二导电类型埋层是通过注入槽和/或注入孔注入形成，因此埋层的深度不受机台注入能量的限制，埋层上方可以留出足够深度的漂移区作为导电通道(埋层上方未设置注入槽/孔的地方作为导电通道)，ldmos器件在关断反向耐压状态时，第二导电类型埋层可以显著辅助漂移区的第一导电类型杂质耗尽，使得漂移区第一导电类型杂质的浓度提升，导通电阻得到降低。并且通过注入槽/孔中填充的电性能调整材料能够进一步优化器件的电性能。

附图说明

为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。

图1是示例性的在漂移区中形成有p型埋层的ldmos结构示意图；

图2是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图；

图3a是一实施例中下陷结构的俯视图，图3b是另一实施例中下陷结构的俯视图；

图4a是图3a所示实施例中的注入槽306a在版图中的位置示意图，图4b是图3b所示实施例中的注入孔306b在版图中的位置示意图；

图5是一实施例中通过注入孔注入第二导电类型离子后的剖面示意图；

图6是图5所示结构在热处理后的示意图；

图7是图3b所示结构在对注入第二导电类型离子进行热处理后的俯视图；

图8是一实施例中横向扩散金属氧化物半导体器件的结构示意图；

图9是另一实施例中横向扩散金属氧化物半导体器件的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于p型和n型杂质，为区分掺杂浓度，简易的将p+型代表重掺杂浓度的p型，p型代表中掺杂浓度的p型，p-型代表轻掺杂浓度的p型，n+型代表重掺杂浓度的n型，n型代表中掺杂浓度的n型，n-型代表轻掺杂浓度的n型。

图1是示例性的在漂移区中形成有p型埋层的ldmos结构示意图，该结构中是直接通过离子注入的方式，向漂移区202(nwell)中注入p型离子(如硼离子)形成p型埋层204(pburied)。该结构在p型埋层204上方的漂移区202存在一个导电通道，在p型埋层204上方的漂移区202也存在一个导电通道(如图中的两个箭头所示)。ldmos器件在关断反向耐压状态时，p型埋层204可以显著辅助漂移区202的n型杂质耗尽，使得漂移区n型杂质的浓度提升，导通电阻得到降低。

发明人认为，p型埋层204上方的n型导电通道是源极(source)到漏极(drain)之间的最短导电路径，其深度越深，ldmos整体的导通电阻越小。然而，离子注入的机台因为注入能量限制等原因，对p型离子的注入深度是有限的，从而导致p型埋层204上方的n型导电通道区狭窄，导电能力弱，ldmos导通电阻不能显著降低。

图2是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图，包括：

s310，获取形成有漂移区的衬底。

第一导电类型的漂移区形成在第二导电类型的衬底上。在本实施例中，横向扩散金属氧化物半导体器件为nldmos器件，第一导电类型为n型、第二导电类型为p型；在其他的实施例中，也可以是第一导电类型为p型、第二导电类型为n型。

s320，在漂移区刻蚀出下陷结构。

在本实施例中，是光刻后在漂移区的局部刻蚀出注入槽和/或注入孔，这样在后续进行埋层的离子注入时，离子就可以直接通过注入槽/孔达到更深的深度。可以理解的，注入槽/孔的深度是根据埋层所要达到的深度进行设置。在一个实施例中，注入槽/孔的深度大于一微米。图3a是一实施例中下陷结构的俯视图，图3b是另一实施例中下陷结构的俯视图。在图3a所示的实施例中下陷结构为多条平行的注入槽306a，各注入槽306a在导电沟道长度方向延伸；在图3b所示实施例中下陷结构为多个注入孔306b，这些注入孔呈矩阵排列。因此，各条注入槽306a之间的漂移区在器件工作时形成n型导电通道，各行注入孔306b之间的漂移区形成n型导电通道，如图3a、3b的箭头所示。图4a是图3a所示实施例中的注入槽306a在版图中的位置示意图，图4b是图3b所示实施例中的注入孔306b在版图中的位置示意图，可以看出注入槽306a和注入孔306b在版图中的位置为跑道区域。

s330，向下陷结构的底部注入第二导电类型离子。

在一个实施例中，是在保留步骤s320光刻形成的光刻胶图案的情况下进行离子注入，从而在下陷结构的底部形成掺杂区。图5是一实施例中通过注入孔注入第二导电类型离子后的剖面示意图，在图5所示的实施例中，步骤s330为多次注入，且每次注入的注入深度不同，从而形成多层深度各不相同的掺杂区104a；图5中的省略号表示有多层的掺杂区104a被省略。在一个实施例中，第二导电类型离子为p型离子，例如硼离子。

s340，热处理使第二导电类型离子扩散形成第二导电类型埋层。

对完成步骤s330后的器件结构进行热处理(热扩散)，通过各注入槽306a/注入孔306b注入的离子掺杂区104a在扩散后连成一片。对于步骤s330为多次注入的前述实施例，热处理后形成多个深度各不相同的第二导电类型埋层，如图6、图7所示。步骤s340的热处理可以是退火或者推阱等热工艺；可以理解的，步骤s340可以在步骤s350之前进行，也可以在步骤s350之后进行。

s350，向下陷结构内填充电性能调整材料。

根据器件需要侧重的电性能填充电性能调整材料。在一个实施例中，电性能调整材料为电介质材料，例如二氧化硅，氮化硅，氮氧化硅，氧化铪中的至少一种；电介质材料的形成可以采用pvd(物理气相淀积)、cvd(化学气相淀积)、热氧方式生长等工艺。下陷结构内填充电介质材料，可以在ldmos反向耐压时提供更高的器件击穿电压，提高器件的稳定性。在另一个实施例中，电性能调整材料为多晶硅。

s360，形成ldmos器件的其余结构。

在一个实施例中，步骤s360可以按照现有技术来制作。

上述横向扩散金属氧化物半导体器件的制造方法，第二导电类型埋层是通过注入槽和/或注入孔注入形成，因此埋层的深度可以随注入槽/孔深度加深，不受机台注入能量的限制，埋层上方可以留出足够深度的漂移区作为导电通道，ldmos器件在关断反向耐压状态时，第二导电类型埋层可以显著辅助漂移区的第一导电类型杂质耗尽，使得漂移区第一导电类型杂质的浓度提升，导通电阻得到降低。并且，通过注入槽/孔中填充的电性能调整材料能够进一步优化器件的电性能。本申请的方法相对于通过先离子注入形成埋层再生长外延的方案，成本更低、工艺时间更短；且由于外延工艺不能局部生长，而本申请方法还能够应用于局部使用埋层的方案中，因此应用范围更广。

在一个实施例中，步骤s360包括：

形成第一导电类型阱区和第二导电类型阱区。第一导电类型阱区作为漏端的漂移区缓冲层，能够提高ldmos在正向工作时的开态击穿电压。第二导电类型阱区作为器件的沟道形成区域，其浓度也将影响漂移区耗尽和导通电压。在本实施例中，第一导电类型阱区为n阱、第二导电类型阱区为p阱。

在漂移区上形成场氧化层。

形成栅极。在本实施例中，栅极为多晶硅材质，从场氧化层的边缘延伸出场氧化层搭在第二导电类型阱区上。

形成源极区、漏极区及衬底引出区。通过离子注入工艺，在第二导电类型阱区中形成源极区和衬底引出区，在第一导电类型阱区中形成漏极区。在本实施例中，源极区和漏极区为n+掺杂区，衬底引出区为p+掺杂区。

形成层间介质层。在前一步得到的晶圆表面形成层间介质层(ild)。

形成接触孔。可以通过刻蚀工艺，在需要引出至器件表面的结构处刻蚀形成贯穿ild的接触孔。

形成栅、漏、源的金属电极。

本申请相应提供一种横向扩散金属氧化物半导体器件。图8是一实施例中横向扩散金属氧化物半导体器件的结构示意图，包括衬底101、漂移区102、第二导电类型埋层104、埋层注入辅助结构106。埋层注入辅助结构设有注入槽和/或注入孔，在本实施例中为注入孔。本实施例中器件为nldmos，衬底101为p型衬底，漂移区102为设于衬底101上的n型漂移区(具体可以是n-漂移区)，第二导电类型埋层104为p型埋层(具体可以是p-埋层)。第二导电类型埋层104设于漂移区102内,埋层注入辅助结构106设于第二导电类型埋层104上。当第二导电类型埋层104为单层结构时，注入槽/注入孔底部可以部分伸入第二导电类型埋层104中；当第二导电类型埋层104为多层结构时，注入槽/注入孔底部可以部分伸入最上方的一层中。第二导电类型埋层104是通过注入槽和/或注入孔注入形成，因此埋层的深度可以随注入槽/孔深度加深，不受机台注入能量的限制。注入槽/注入孔中根据器件需要侧重的电性能填充有电性能调整材料，电性能调整材料与漂移区102的材料不同。

上述横向扩散金属氧化物半导体器件，第二导电类型埋层是通过注入槽和/或注入孔注入形成，因此埋层的深度不受机台注入能量的限制，埋层上方可以留出足够深度的漂移区作为导电通道，ldmos器件在关断反向耐压状态时，第二导电类型埋层可以显著辅助漂移区的第一导电类型杂质耗尽，使得漂移区第一导电类型杂质的浓度提升，导通电阻得到降低。并且通过注入槽/孔中填充的电性能调整材料能够进一步优化器件的电性能。

在图8所示的实施例中，横向扩散金属氧化物半导体器件还包括源极区109、漏极区107、场氧化层112、栅极108及衬底引出区110。埋层注入辅助结构106设于n型的源极区109和n型的漏极区107之间(图8所示实施例的源极区109和漏极区107均为n+区)。场氧化层112设于漂移区102上，图8中场氧化层112底部的注入孔被场氧化层112遮挡，因此用虚线表示。多晶硅材质的栅极108从场氧化层112邻近源极区109的位置向源极区109延伸。衬底引出区110为p型掺杂区(具体可以是p+掺杂区)，设于源极区109背离栅极108的一侧，并与源极区109接触。

在图8所示实施例中，源极区109和衬底引出区110是设于第二导电类型阱区111中，漏极区107是设于第一导电类型阱区103中。在图8所示实施例中，第一导电类型阱区103为n阱、第二导电类型阱区111为p阱。第一导电类型阱区103作为漏端的漂移区缓冲层，能够提高ldmos在正向工作时的开态击穿电压。第二导电类型阱区111可以缩短沟道区的长度，降低整个器件的尺寸。源端区域105的浓度会影响漂移区耗尽和阈值电压。

在一个实施例中，为了获得较高的击穿电压，衬底101可以选用较高电阻率的衬底材料来实现衬底耗尽。

在一个实施例中，漂移区102是离子注入后通过高温推结形成；在另一个实施例中，漂移区102是通过外延生长的方式形成。漂移区102必须达到一定的深度，以保证器件衬底耗尽和电流导通路径。

在一个实施例中，电性能调整材料为电介质材料，例如二氧化硅，氮化硅，氮氧化硅，氧化铪中的至少一种。下陷结构内填充电介质材料，可以在ldmos反向耐压时提供更高的器件击穿电压，提高器件的稳定性。在另一个实施例中，电性能调整材料为多晶硅。

在一个实施例中，注入槽和/或注入孔的深度大于1微米。

图9是另一实施例中横向扩散金属氧化物半导体器件的结构示意图，其与图8的主要区别在于埋层注入辅助结构106是注入槽(而不是图8中的注入孔)。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。