单光子雪崩光电二极管的制作方法

相关申请的交叉引用

本申请要求于2018年12月19日提交的法国专利申请号18/73335的优先权，其内容在法律允许的最大范围内通过引用整体并入本文。

本公开总体涉及电子电路，并且更具体地涉及单光子雪崩光电二极管或spad(单光子雪崩二极管)光电二极管。

背景技术：

spad光电二极管包括p-n结，该p-n结被反向偏置到超过该结的击穿电压或雪崩电压的电压。在该偏置电压处，p-n结周围的电场足以使光生载流子到达结的空间电荷区或耗尽区，从而触发雪崩现象，该雪崩现象转变成光电二极管中电流的增加。

spad光电二极管用作光电探测器。具体地，它们使得可以检测光电二极管对单个光子的接收。

技术实现要素：

需要一种spad光电二极管，其解决已知spad光电二极管的缺点中的全部或某些缺点。

在一些实施例中，所公开的技术的spad光电二极管适合于检测例如约950nm至约1500nm之间(优选地，950nm至1500nm之间)的近红外中的光子。

在一些实施例中，所公开的技术的spad光电二极管适合于在近红外中进行检测。

一些实施例提供了一种适合于在近红外中进行检测的spad光电二极管，其中噪声低于适合于在近红外中进行检测的已知spad光电二极管。

一些实施例提供一种适合于在近红外中进行检测的spad光电二极管，其制造方法与cmos技术中使用的常规制造方法兼容。

一些实施例提供了一种适合于在近红外中进行检测的spad光电二极管，其在与便携式应用兼容的偏置电压处(例如，在小于20v的偏置电压处)操作。

因此，一些实施例提供了一种光电二极管，其包括：第一部分，该第一部分由硅制成；以及第二部分，该第二部分由掺杂锗制成，位于该第一部分上并且与该第一部分接触，该第一部分包括形成p-n结的第一区域和第二区域的堆叠，并且锗的掺杂水平随着与p-n结相距的距离增加而增加。

根据一些实施例，第一区域掺杂有第一导电类型，并且第二区域掺杂有与第一导电类型相对的第二导电类型，第二区域位于第一区域上并且与第一区域接触，并且锗掺杂有第二导电类型。

根据一些实施例，由锗制成的第二部分位于第一部分的第二区域上并且与该第二区域接触。

根据一些实施例，第一部分还包括具有第一导电类型的掺杂层，该掺杂层设置在第二区域中、在第二部分下方并且与第二部分接触。

根据一些实施例，由硅制成的第一部分的掺杂水平被确定为使得在超过p-n结的雪崩电压的、光电二极管的给定偏置电压处，第二区域在p-n结与锗之间跨越第二区域的整个厚度被耗尽。

根据一些实施例，掺杂水平进一步被确定为使得在给定偏置电压处，锗没有被耗尽。

根据一些实施例，掺杂水平进一步被确定为使得在给定偏置电压处，在第二部分位于在其上的第一部分的表面上，第一部分与第二部分之间的界面被耗尽。

根据一些实施例，掺杂水平进一步被确定为使得在给定偏置电压处，与第一部分和第二部分之间的异质结相对应的势垒被抑制。

根据一些实施例，第二部分填充延伸到第一部分的第二区域中的腔。

根据一些实施例，第一部分还包括环形区域，该环形区域与第二区域相比更重地掺杂有第二导电类型，该环形区域在腔的底部处围绕第二部分。

一些实施例提供了一种用于制造如上文所定义的光电二极管的方法，该方法包括以下连续步骤：(a)形成由具有第一导电类型的掺杂硅制成的第一区域；(b)在第一区域上并且与第一区域接触形成由具有第二导电类型的掺杂硅制成的第二区域；(c)从第二区域通过外延形成锗，并且使锗掺杂有第二导电类型，使得锗的掺杂水平随着与由第一区域和第二区域形成的p-n结相距的距离的增加而增加。

根据一些实施例，步骤c)包括以下连续步骤：c1)在第二区域中蚀刻腔；c2)从第二区域通过外延形成锗以填充所述腔。

根据一些实施例，在步骤b)和c)之间，该方法还包括以下步骤：掺杂第二区域的一部分，以便在其中形成环形区域，该环形区域与第二区域相比，更重地掺杂有第二导电类型，该环形区域旨在与腔的底部处的锗接触并且围绕腔的底部处的锗。

根据一些实施例，在通过外延形成锗之前，该方法还包括以下步骤：掺杂第二区域，以便形成具有第一导电类型的掺杂层，该掺杂层旨在插入到具有第二导电类型的掺杂的第二区域与锗之间。

根据一些实施例，在步骤a)中，在由硅制成的衬底中形成第一区域，步骤b)包括以下连续步骤：b1)从衬底通过外延形成硅层；b2)通过使位于第一区域上并且与第一区域接触的外延硅层的一部分掺杂有第二导电类型来形成第二区域。

附图说明

以下通过说明而非限制的方式给出的具体实施例的描述中，参考附图对上述特征和优点以及其他内容进行详细描述，其中

图1以截面图图示了spad光电二极管的实施例；

图2以截面图图示了spad光电二极管的另一实施例；

图3至图8是在示例方法下在制造关于图1描述的类型的spad光电二极管的各个阶段的结构的截面图。

具体实施方式

在各个附图中，相似特征已经由相似附图标记表示。具体地，在各个实施例之间共有的结构特征和/或功能特征可以具有相同附图标记并且可以具有相同的结构特性、尺寸特性和材料特性。

为了清楚起见，仅对用于理解本文中所描述的实施例的操作和元件进行了说明和详细描述。具体地，spad光电二极管可以与淬灭电路相关联，该淬灭电路使得可以通过将光电二极管的端子处的电压降低到击穿电压以下而在破坏光电二极管之前停止雪崩效应，该淬灭电路然后还使得可以将光电二极管的端子处的电压恢复到使得能够通过雪崩效应检测光子的值。尚未对不同的淬灭电路进行描述，所描述的实施例与任何淬灭电路兼容。而且，尚未对其中提供spad光电二极管的应用和电子电路(具体地，集成电路)进行详细描述，所描述的实施例与其中提供spad光电二极管的任何应用和任何电子电路兼容。

除非另有说明，否则当提及彼此连接的两个元件时，这意味着直接连接而没有除了导体以外的任何中间元件，并且当提及耦合或彼此耦合的两个元件时，这意味着这两个元件可以连接或耦合、或通过一个或多个其他元件耦合。

在以下公开中，除非另有说明，否则当提及绝对位置限定词(诸如术语“前”、“后”、“上”、“下”、“左”、“右”等)或相对位置限定词(诸如术语“上方”、“下方”、“较高”、“较低”等)或方位限定词(诸如“水平”、“竖直”等)时，参考图中所示的方位。

除非另有说明，否则表述“大约”、“约”、“基本上”和“左右”表示在10％以内，优选地，在5％以内。

在以下公开中，当该区域中的载流子浓度例如小于10¹⁰cm^-3时，认为半导体区域耗尽。

图1非常示意性地并且以截面图图示了spad光电二极管1的实施例。

光电二极管1包括由硅制成的部分10，在部分10的顶部上安装有由锗制成的部分20。由锗制成的部分20位于由硅制成的部分10上并且与部分10接触。

由硅制成的部分10包括具有第一导电类型(在该示例中，为n型)的掺杂区域101。比如，区域101是n型掺杂硅层的一部分。由硅制成的部分10还包括掺杂有与第一类型相对的第二导电类型(在该示例中，为p型)的区域102。比如，区域102是p型掺杂硅层的一部分。

区域102位于区域101上并且与区域101接触。因此，区域101和区域102形成p-n结103。p-n结103的击穿电压vb由区域101和区域102的掺杂水平确定。

在一些实施例中，由锗制成的部分20位于由硅制成的区域102上并且与区域102接触。

与区域102相同，由锗制成的部分20掺杂有第二导电类型(在该示例中，为p型)。而且，部分20的掺杂水平或浓度随着与p-n结103相距的距离增加而增加。也就是说，部分20中的掺杂浓度从靠近p-n结103的表面到远离p-n结103的表面逐渐增加。因此，在图1的示例中，由锗制成的部分20在顶部部分处比靠近p-n结103的底部部分处掺杂更重。

当光子到达由锗制成的部分20时，在其中生成电子-空穴对。因为由锗制成的部分20的掺杂水平朝向p-n结103减小，所以与锗20的掺杂类型有关的、电子-空穴对的少数载流子(在该示例中，为电子-空穴对的电子)朝向部分10引导。

而且，提供由锗而非硅制成的部分20使得可以增加到达部分20的近红外中的光子引起产生导致雪崩现象的电子-空穴对的可能性。

在操作期间，在光电二极管的第一端子与第二端子(未示出)之间施加偏置电压vp，以便反向偏置p-n结103。光电二极管1的第一端子电耦合(例如，连接)到由锗制成的部分20，例如，连接到设置在与部分10相对的部分20的一侧上的部分，并且光电二极管1的第二端子电耦合(例如，连接)到部分10的区域101。

在初始状态或静止状态下，即，在光子触发光电二极管1中的雪崩现象之前，电压vp的给定值等于p-n结103的击穿电压vb加上过量电压vex，以便将光电二极管1置于geiger或spad模式。

在该电压vp下，由硅制成的区域101和区域102的掺杂水平被选择为使得在静止时，p-n结103的空间电荷区到达由锗制成的部分20，但不会延伸到该部分20中。换句话说，区域101和区域102的掺杂水平被选择为使得在该电压vp下，由硅制成的部分10的区域102在p-n结103和锗20之间跨越区域102的整个厚度耗尽，而锗没有耗尽。

结果，p-n结的空间电荷区中的电场不会穿透锗。而且，由于p-n结103的空间电荷区一直延伸到部分20的锗，所以锗20和硅10之间的界面会耗尽。当与锗20和硅10之间的异质结相对应的势垒被抑制时，认为锗-硅界面耗尽，如果没有被抑制，则势垒会阻止在部分20中的光生电子朝向部分10移动。换言之，选择区域101和102的掺杂水平，并且在一些实施例中，选择锗20的掺杂水平，使得在静止电压vp下，界面被耗尽并且与异质结相对应的势垒被抑制。

当近红外中的光子到达由锗制成的部分20并且在那里生成电子-空穴对时，通过锗20中掺杂水平的逐渐变化沿p-n结103的方向引导光生电子，直到部分10为止，使得该光生电子到达p-n结103的空间电荷区，在该空间电荷区中，光生电子触发雪崩现象。结果，增加了在光电二极管1的第一端子与第二端子之间流动的电流，从而转换了光电二极管1对光子的接收，更具体地，光电二极管1的、由锗制成的部分20对光子的接收。

本文中未示出的淬灭电路使得可以将电压vp降低到低于电压vb的值，以便停止雪崩现象。然后，该同一淬灭电路使得可以恢复电压vp的静止值，以使光电二极管1准备好检测另一光子。

可以设想用未掺杂(本征)锗逐渐取代由锗制成的掺杂部分20。然而，为了使锗中的光生电子能够引发雪崩现象，则必须要使p-n结的空间电荷区穿透本征锗，从而跨越本征锗的整个厚度延伸。这会导致沿着锗的整个厚度存在电场。与图1的光电二极管1的情况相比，该电场导致噪声增加，即，在尚未接收到光子的情况下，在由锗制成的部分20中生成寄生电荷载流子的可能性增加。

更进一步地，可以设想通过在区域101和102之间插入未掺杂区或本征区，用pin型结取代由硅制成的部分10的p-n结103。然而，与p-n结相比较，pin结的击穿电压更高，其在某些应用场景中是期望的，而在试图将功耗降至最低的、如便携式或移动应用之类的其他一些应用场景中，则是不期望的。

图2非常示意性地并且以截面图图示了spad光电二极管2的另一实施例。

光电二极管2包括与光电二极管1相同的元件，相同的元件由相同的附图标记表示。光电二极管2与光电二极管1的不同之处在于，在由硅制成的部分10中提供了掺杂有与区域102的导电类型相对的导电类型(本文中，为n型)的层或层部分104。层104插入在部分20和与部分20接触的区域102之间。层104在部分10和部分20之间的接触表面中的全部或部分接触表面下方延伸。在该示例中，层104设置在处于由锗制成的部分20下方并且与部分20接触的区域102中、或者在区域102中延伸。

提供层104使得可以抑制势垒(在该示例中，针对从部分20引导到部分10的光生电子)，该势垒与锗20和区域102的硅之间的异质结相对应。

以类似于关于图1所描述的方式来确定区域101和102以及层104的掺杂水平。更精确地，这些掺杂水平被选择为使得在静止电压vp下，区域102在结103和锗20之间跨越区域102的整个厚度被耗尽，锗20和硅10之间的界面被耗尽，而锗没有被耗尽。

尽管提供层104产生与层104和区域102之间的结相对应的补充势垒(在该示例中，针对从部分20引导到部分10的光生电子)，但是当光电二极管偏置到其静止电压vp时，该势垒被抑制，因为区域102从p-n结103直到层104被耗尽。

根据特定实施例，在上文所描述的光电二极管1和2中：

-由锗制成的区域20的厚度例如被包括在300nm至600nm之间；

-p-n结103与锗20之间的区域102的厚度例如被包括在450nm至600nm之间；

-当提供时，层104的厚度例如被包括在8nm至20nm之间；

-由锗制成的部分20的掺杂水平在其与部分10接触的下表面处例如约为1×10¹⁸at.cm^-3，并且在其上表面处增加至例如约5×10¹⁹at.cm^-3；

-区域102的掺杂水平例如约为1.2×10¹⁷at.cm^-3；

-区域101的掺杂水平例如约为1×10¹⁸at.cm^-3；以及

-当提供时，层104的掺杂水平例如约为5×10¹⁶at.cm^-3。

对于该特定实施例，p-n结的击穿电压为17.5v左右，而使得可以将光电二极管置于geiger或spad模式并且以前述方式使区域102耗尽的过量电压vex例如为2v左右。

自然地，本公开不限于该特定实施例。实际上，基于上述功能指南，本领域技术人员能够根据静止的目标偏置电压vp来确定部分20的厚度和/或掺杂水平以及确定部分10的各个区域或层的厚度和/或掺杂水平。

现在，参照图3至图8，对用于制造光电二极管2的示例的方法的实施例的示例进行描述。没有对例如在蚀刻和掺杂步骤期间所使用的各种掩模进行详细描述，以免影响本公开，本领域技术人员能够基于以下所示方法的描述来确定这些掩模的材料和形状。

图3是制造方法的阶段的结构的示意性截面图。

在该阶段中，对由硅300制成的衬底进行掺杂(本文中，为n型)，以在其中形成区域101。区域101从衬底300的上表面延伸到衬底300中。

在该示例中，在掺杂工艺期间，仅暴露衬底300的上表面的一部分，使得区域101在衬底中形成掺杂盒(dopedbox)。比如，在未示出的俯视图中，区域101的形状为正方形，其具有例如约13μm的边。区域101的厚度和/或掺杂水平可以是前面作为示例所指示的厚度和/或掺杂水平。

作为变型，暴露衬底的整个上表面，使得区域101在衬底的整个上表面的下方形成掺杂层。

图4是在制造方法的另一阶段的图3的结构的示意性截面图。

在该阶段中，从衬底300通过外延形成硅层400。层400的厚度例如被包括在750nm至1.2μm之间。

然后，对层400进行掺杂(在该示例中，为p型)，以便在层400内形成区域102。在一些实施例中，区域102跨越层400的整个厚度延伸或穿透，使得它与区域101形成p-n结103。例如，区域102仅形成在位于区域101上的层400的一部分中。优选地，区域101横向延伸超过区域102的横向边缘。

比如，在未示出的俯视图中，区域102的形状为正方形，其具有例如大约8μm的边。优选地，在俯视图中，由区域101形成的正方形和由区域102形成的正方形同心。区域101的厚度和/或掺杂水平可以是前面作为示例所指示的厚度和/或掺杂水平。

在一些实施例中，进一步提供的是，锗层20由可选环形区域401(俯视图中未图示)包围，可选环形区域401设置在区域102中，并且与区域102相比，进行更重p型掺杂。区域401旨在在部分20的下表面(即，光生载流子所穿过的锗的表面)处与由锗制成的部分20的横向边缘接触。区域401例如通过在希望形成区域401的位置处对区域102进行掺杂(例如，通过在区域102中的所谓的掺杂剂深植入)形成。

图5是制造方法的另一阶段的图4的结构的示意性截面图。

在一些实施例中，通过将层400跨越其整个厚度n型掺杂在区域500的期望位置，在层400中形成用于接触区域101的区域500。优选地，与区域101相比，区域500进行更重的n型掺杂。

在一些实施例中，从区域102周围的层400的表面形成电隔离环形结构501(本文中为浅沟槽隔离或sti)。在该示例中，隔离沟槽501不与区域102接触。在该示例实施例中，在隔离沟槽501中提供开口502，使得区域500通过这些开口在层400的上表面的水平处终止。

在一些实施例中，提供了对区域102的上表面进行钝化的可选过程。在该过程期间，在区域102的整个上表面上形成重p型掺杂层503，在该示例中，层503延伸到隔离沟槽501。比如，在掺杂过程期间，通过植入形成层503。这种层503的存在使得可以限制在区域102的上表面处生成寄生电荷载流子。

图6是制造方法的另一阶段的图5的结构的示意性截面图。

在该阶段处，腔600被蚀刻到区域102中。比如，在未示出的俯视图中，腔600的形状为正方形，其具有例如约6μm的边。腔600仅沿着区域102的厚度的一部分穿透区域102。更具体地，腔600的深度被配置为使得腔600的底部和p-n结103之间的、区域102留在原处的厚度与由光电二极管的掺杂水平和静止电压vp确定的厚度相对应，以便实现前述操作。

在一些实施例中，在存在区域401的情况下，腔600和区域401的尺寸被选择为使得区域401延伸到腔的侧壁。而且，在关于图4描述的阶段中形成区域401的深度使得腔600的底部优选地处于区域401的中间水平。

在一些实施例中，所制造的光电二极管的类型与图2的类型相同，并且通过掺杂区域102在腔600的底部形成层104。优选地，如本文中所示，层104不会延伸到腔600的侧壁。在所制造的光电二极管的类型与图1的类型相同的情况下(本文中未图示)，形成层104的步骤被省略。

图7是制造方法的另一阶段的图6的结构的示意性截面图。

在该阶段处，在腔600中形成由锗制成的部分20，以填充腔600，或甚至延伸超过层400的上表面。仅在腔600中通过选择性外延来形成锗。为此，可以在锗的外延期间将在前一阶段中用于蚀刻腔600的掩模(未示出)留在原处。

由锗制成的部分20例如在外延期间原位掺杂。作为变型，部分20在其形成在腔600中之后进行掺杂。

图8是制造方法的另一阶段的图7的结构的示意性截面图。

在该阶段中，在部分20的整个暴露表面上，已经在由锗制成的部分20中形成了可选重p型掺杂层800。该层800是钝化层，其使得可以减少在由锗制成的部分20中生成寄生电荷载流子。该层800在本文中还用作电触点。

在由锗制成的部分20周围，可选绝缘保护层801沉积在由锗制成的部分20的整个暴露表面上，该层801在本文中延伸到部分201上。比如，层801是氮化物层。

在整个结构上沉积绝缘层802，直到其高度高于由锗制成的部分20的上水平面为止，以获得其上表面为平面的结构。例如，层802是自平面化的，例如，由包含psg(磷硅酸盐玻璃)磷的氧化硅制成，并且直接利用平坦上表面沉积。根据另一示例，在层802的沉积之后，提供化学机械平坦化(cmp)阶段。

然后，导电通孔803被形成为通过层802的整个厚度，直到接触区域500为止，以便将区域101电连接到光电二极管2的第一端子。以类似方式，至少一个导电通孔804被形成为通过层802的整个厚度，直到由锗制成的部分20为止，以便将锗制成的部分20电连接到光电二极管2的第二端子。可以同时形成通孔803和804。

上文所描述的方法与使用cmos技术制造电子电路的方法兼容。

在图8中图示的光电二极管2的特定示例实施例中，当将光电二极管偏置到静止电压vp时，硅10和锗20之间的界面在锗的下表面(即，锗20位于在其上的、部分10的表面)处被耗尽。

而且，在spad光电二极管的该示例实施例中，可以在锗20和由硅制成的区域102之间的竖直界面处产生寄生(即，非光生)电荷载流子。区域401使得可以阻止该寄生载流子到达雪崩区。具体地，由于区域401比其所在的区域102进行更重p型掺杂，所以区域401与锗20之间的界面被保护而免于耗尽，这使得可以保留与由硅制成的区域401和锗20之间的异质结相对应的势垒。

图8所图示的结构可以安装在集成电路芯片上，并且通过使通孔803和804的端部与集成电路芯片的电连接焊盘接触而电连接到集成电路芯片。

当层104被省略时，即，当光电二极管是图1所示的类型时，前面针对图8的光电二极管所指示的内容也适用。

已经对各种实施例和变型进行了描述。本领域技术人员应当理解，可以组合这些实施例的某些特征，并且本领域技术人员容易想到其他变型。具体地，区域101连接到对应通孔803的方式不限于使用如关于图5所描述的区域500，通孔803例如潜在地穿过层400，直到该区域101。更进一步地，尽管在前面通过示例描述了其中雪崩效应由光生电子触发的spad光电二极管的实施例，但是这些实施例可以适用于其中雪崩效应通过反转所有导电类型而由光生空穴触发的情况。

最后，基于上文所提供的功能描述，本文中所描述的实施例和变型的实际实现方式在本领域技术人员的能力之内。

上述各种实施例可以组合以提供其他实施例。可以根据上文具体描述对实施例进行这些和其他改变。一般而言，在以下权利要求书中，所使用的术语不应解释为将权利要求限制为说明书和权利要求书中公开的特定实施例，而应当解释为包括所有可能实施例以及这些权利要求享有的全部等同范围。因而，权利要求不受公开内容的限制。