半导体衬垫的制作方法

本公开涉及半导体技术领域，具体而言，涉及一种半导体衬垫。

背景技术：

焊盘的传统衬垫结构具有虚拟的有源区和多晶硅栅极，这种衬垫结构有利于保持焊盘的机械强度和可靠性，此外，设置虚拟的有源区和多晶硅栅极也有利于平坦化工艺的一致性。这种衬垫结构的衬垫电容包括金属层电容、栅氧层电容和浅槽隔离电容，

然而，由于栅氧层电容与浅槽隔离电容较大而导致衬垫电容较大，进而导致焊盘的耦合电容较大。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种能够降低衬垫电容的半导体衬垫。

根据本公开的一个方面，提供了一种半导体衬垫，该半导体衬垫包括：

有源层，设于一衬底上，所述有源层包括多个有源区和围绕各所述有源区的浅沟槽区；

第一介质层，设于所述有源层远离所述衬底的一侧上；

栅极层，设于所述第一介质层远离所述有源层的一侧上，所述栅极层包括栅极和填充介质，所述栅极在衬底上的正投影与所述有源区在衬底上的正投影无重叠部分。

在本公开的一种示例性实施例中，各所述栅极连接在一起围合形成包括多个网格的网状结构，多个所述有源区在所述衬底上的正投影一一对应位于所述网格在所述衬底的正投影内。

在本公开的一种示例性实施例中，各所述栅极条间隔分布，且相邻的至少三个所述栅极围合形成包括多个网格的网状结构，多个所述有源区在所述衬底上的正投影一一对应位于所述网格在所述衬底的正投影内。

在本公开的一种示例性实施例中，多个所述有源区与多个栅极分别沿第一预设方向和第二预设方向阵列分布，且所述有源区与所述栅极在所述第一预设方向上平行设置，在所述第二预设方向上间隔设置。

在本公开的一种示例性实施例中，所述浅沟槽区的宽度为0.5μm～3μm。

在本公开的一种示例性实施例中，所述有源层与所述栅极层相邻的两个面之间的距离为0.2μm～1μm。

在本公开的一种示例性实施例中，所述第一介质层的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在本公开的一种示例性实施例中，所述栅极的材料包括多晶硅、金属钨与氮化钛中的至少一种。

在本公开的一种示例性实施例中，所述填充介质的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在本公开的一种示例性实施例中，所述半导体衬垫还包括：

第二介质层，设于所述栅极层远离所述第一介质层的一侧上；

第一金属层，设于所述第二介质层远离所述栅极层的一侧上；

层间介质层，设置于所述第一金属层远离所述第二介质层的一侧上；

第二金属层，设置于所述层间介质层远离所述第一金属层的一侧上。

在本公开的一种示例性实施例中，所述第二介质层、所述第一金属层、所述层间介质层及所述第二金属层在所述衬底上的正投影均完全覆盖所述有源层、所述第一介质层与所述栅极层在所述衬底上的正投影。

在本公开的一种示例性实施例中，所述第二介质层包括氧化硅、氮化硅与氮氧化硅或其组合。

在本公开的一种示例性实施例中，所述第一金属层的材料包括铝、铜与钨中的至少一种。

在本公开的一种示例性实施例中，所述层间介质层的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在本公开的一种示例性实施例中，所述第二金属层的材料包括铝、铜与钨中的至少一种。

本公开提供的半导体衬垫，各栅极位于与浅沟槽区对应的位置上，即栅极与有源区在第一介质层上位置错开，从而能够降低栅极层与有源层之间的栅氧层电容；栅氧层电容的上极板为栅极，栅氧层电容的下极板为有源区，栅氧层电容的电容介质层为第一介质层。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开的一种实施例提供的半导体衬垫的剖面示意图；

图2为本公开的一种实施例提供的栅极层与有源层的俯视图；

图3为本公开的另一种实施例提供的栅极层与有源层的俯视图；

图4为本公开的又一种实施例提供的栅极层与有源层的俯视图；

图5为本公开的一种实施例提供的半导体衬垫制造方法的流程图；

图6为本公开的一另种实施例提供的半导体衬垫制造方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本示例实施方式中首先提供了一种半导体衬垫结构，如图1所示，该半导体衬垫包括有源层20、第一介质层30与栅极层40。有源层20设于衬底10上，有源层20包括多个有源区201和围绕各有源区201的浅沟槽区202，浅沟槽区202中填充有浅沟槽隔离氧化物；第一介质层30设于有源层20远离衬底10的一侧上；栅极层40设于第一介质层30远离有源层20的一侧上，栅极层40包括栅极401和填充介质402，栅极401在衬底上的正投影与有源区201在衬底10上的正投影无重叠部分。

本公开提供的半导体衬垫，各栅极401位于与浅沟槽区402对应的位置上，即栅极401与有源区201在第一介质层30上位置错开，从而能够降低栅极层40与有源层20之间的栅氧层电容；栅氧层电容的上极板为栅极401，栅氧层电容的下极板为有源区201，栅氧层电容的电容介质层为第一介质层30。

如图1所示，本公开提供的半导体衬垫还包括：第二介质层50、第一金属层60、层间介质层70与第二金属层80。其中，第二介质层50设于栅极层40远离第一介质层30的一侧上，第一金属层60设于第二介质层50远离栅极层40的一侧上，层间介质层70设置于第一金属层60远离第二介质层70的一侧上，第二金属层80设置于层间介质层50远离第一金属层60的一侧上；第二金属层80远离层间介质层70的表面可为焊盘区域。

此外，本公开提供的半导体衬垫还可更多层金属层，例如三层、四层或更多层。例如，当包括三层金属层时，在第二金属层80远离层间介质层70上再设置一层层间介质层，接着在该层间介质层上形成第三金属层，第三金属层的上表面作为焊盘区域，依次类推，可设置更多层金属层，金属层的具体层数，本领域技术人员可根据实际情况进行设计，本公开对此不做限制。

其中，第二介质层50、第一金属层60、层间介质层70及第二金属层80在衬底10上的正投影均完全覆盖有源层20、第一介质层30与栅极层40在衬底10上的正投影。当设有更多金属层时，其余金属层与层间介质层在衬底10上的正投影完全覆盖有源层20、第一介质层30与栅极层40在衬底10上的正投影，也就是说，在本公开提供的半导体衬垫中，栅极层40上的各层在衬底10上的正投影均完全覆盖有源层20、第一介质层30与栅极层40在衬底10上的正投影。

具体地，如图2-图4所示，栅极401在衬底10上的正投影位于浅沟槽区202在衬底10上的正投影内，即栅极401与浅沟槽区202的位置完全对应，栅极401与有源区201的在第一介质层30上位置没有重叠的部分，能够降低栅极层与有源层在第一介质层30形成的第一介质层电容，减少半导体衬垫耦合电容。

在一实施例中，各栅极连接在一起围合形成包括多个网格的网状结构，多个有源区在衬底上的正投影一一对应位于网格在衬底的正投影内。具体地，如图2所示，各栅极401连接在一起围合形成包括多个矩形网格的网状结构，各矩形网格为闭合的网格结构，各有源区201在衬底10上的正投影一一对应位于网格在衬底10的正投影内，即各有源区201在衬底10上的正投影对应位于浅沟槽区202在衬底10的正投影内，使栅极401与有源区201位置错开，从而能够降低栅极层40与有源层20之间的栅氧层电容。

此外，各栅极401连接在一起围合形成包括多个闭合矩形网格的网状结构，使得网状结构为各栅极401相互连接的一整体结构，且闭合矩形网格的阵列分布，增加了栅极层的强度和可承受应力大小，提高了半导体衬垫的可靠性。

在另一实施例中，各栅极间隔分布，且相邻的至少三个栅极围合形成包括多个网格的网状结构，多个有源区在衬底上的正投影一一对应位于网格在衬底的正投影内。具体地，如图3所示，各栅极401阵列间隔分布，相邻的四个栅极401围合形成具有多个矩形网格的网状结构，各矩形网格为具有缺口的网格结构，各有源区201在衬底10上的正投影一一对应位于网格在衬底10的正投影内，即各有源区201在衬底10上的正投影对应位于浅沟槽区202在衬底10的正投影内，栅极401与有源区201位置错开，从而能够降低栅极层40与有源层20之间的栅氧层电容。

此外，各栅极401配合形成阵列的网格结构，使得栅极层40收到的应力均匀分布，增加了栅极层的强度和可承受应力大小，提高了半导体衬垫的可靠性。

在又一实施例中，多个有源区与多个栅极分别沿第一预设方向和第二预设方向阵列分布，且有源区与栅极在第一预设方向上平行设置，在第二预设方向上间隔设置。如图4所示，第一方向为坐标y所指方向，第二方向为坐标x所指方向。具体地，多个栅极401分别沿第一预设方向和第二预设方向阵列分布，第一预设方向与栅极401主体的延伸方向相同，相邻的栅极401在第二预设方向上间隔预设距离分布；多个有源区201沿第一预设方向和第二预设方向阵列分布，第一预设方向与有源区201的主体延伸方向相同，相邻的有源区201在第二预设方向上间隔预设距离分布；有源区201与栅极401在第一预设方向上平行设置，在第二预设方向上间隔交替设置。

其中，各有源区201在衬底10上的正投影对应位于浅沟槽区202在衬底10的正投影内，栅极401与有源区201位置错开，从而能够降低栅极层40与有源层20之间的栅氧层电容。此外，各栅极401配合形成阵列的条状结构，使得栅极层40收到的应力均匀分布，增加了栅极层的强度和可承受应力大小，提高了半导体衬垫的可靠性。

需要说明的是，有源区201与栅极401的分布方式并不限于上述三种实施例，本领域技术人员还可以选取其它有源区201与栅极401的分布方式，只要能够保证多个栅极401在衬底10上的正投影一一对应位于浅沟槽区202在衬底10的正投影内即可，本公开对此不做限制。

具体地，浅沟槽区202的宽度为0.5μm～3μm，例如0.5μm、1μm、1.5μm、2μm、2.5μm、3μm等，在此不一一列举。将浅沟槽区的宽度设于上述范围，能够保证化学机械剖光的平面度。

具体地，有源层20与栅极层40相邻的两个面之间的距离为0.2μm～1μm，例如0.2μm、0.4μm、0.6μm、0.8μm、1μm等，在此不一一列举。也就是说，第一介质层30的厚度为0.2μm～1μm。

具体地，第一介质层30的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种；栅极401的材料包括多晶硅、金属钨与氮化钛中的至少一种，填充介质402的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种；第二介质层50包括氧化硅、氮化硅与氮氧化硅中的至少一种；第一金属层60的材料包括铝、铜与钨中的至少一种；层间介质层70的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种，层间介质层70上设有多个通孔701；第二金属层80的材料包括铝、铜与钨中的至少一种。

本公开提供的半导体衬垫中各层的材料包括但不限于上述材料，各层可取材料在此不一一列举，本领域技术人员可根据实际情况进行选取。

下述为本发明方法实施例，可以用于执行本发明装置实施例。对于本发明方法实施例中未披露的细节，请参照本发明装置实施例。

本示例实施方式还提供了一种半导体衬垫的制造方法，如图5所示，该制造方法包括：

步骤s100、在衬底上形成有源层，有源层包括多个有源区和围绕各有源区的浅沟槽区；

步骤s200、在有源层远离衬底的一侧上形成第一介质层；

步骤s300、在第一介质层远离有源层的一侧上形成栅极层，栅极层包括栅极和填充介质，栅极在衬底上的正投影与有源区在衬底上的正投影无重叠部分。

本公开提供的半导体衬垫制造方法，使各栅极位于与浅沟槽区对应的位置上，即栅极与有源区在第一介质层上位置错开，从而能够降低栅极层与有源层之间的栅氧层电容；栅氧层电容的上极板为栅极，栅氧层电容的下极板为有源区，栅氧层电容的电容介质层为第一介质层。

如图6所示，本公开提供的半导体衬垫的制造方法还包括：

步骤s400、在栅极层远离第一介质层的一侧上形成第二介质层；

步骤s500、在第二介质层远离栅极层的一侧上形成第一金属层；

步骤s600、在第一金属层远离第二介质层的一侧上形成层间介质层；

步骤s700、在层间介质层远离第一金属层的一侧上形成第二金属层。

下面，将对本示例实施方式中的制造方法的各步骤进行进一步的说明。

在步骤s100中，在衬底上形成有源层，有源层包括多个有源区和围绕各有源区的浅沟槽区。

具体地，如图1所示，提供一衬底10，衬底10可为硅衬底、三五族化合物衬底、玻璃衬底或柔性衬底。可通过涂覆或沉积工艺在衬底10上形成有源材料层，然后通过曝光、显影、刻蚀等工艺在有缘材料层上形成具有预设图案的有源层20，形成的有源层20包括多个有源区201和围绕各有源区201的浅沟槽区202。

在步骤s200中，在有源层远离衬底的一侧上形成第一介质层。

具体地，在浅沟槽区202中填充浅沟槽隔离氧化物，浅沟槽隔离氧化物与浅沟槽区202的开口平齐，接着通过沉积或涂覆等工艺在有源层20远离衬底10的一侧上形成第一介质层30。其中，第一介质层30的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在步骤s300中，在第一介质层远离有源层的一侧上形成栅极层，栅极层包括栅极和填充介质，栅极在衬底上的正投影与有源区在衬底上的正投影无重叠部分。

具体地，如图1所示，在第一介质层30远离有源层20的一侧上通过涂覆或沉积工艺形成栅极材料层，然后通过曝光、显影、刻蚀等工艺形成包括多个栅极401的栅极层40，且各栅极40位于与浅沟槽区202对应的位置上，即栅极401与有源区201的在第一介质层30上位置错开，在栅极401之间填充预设填充介质。其中，栅极401的材料包括多晶硅、金属钨与氮化钛中的至少一种，填充介质402的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在步骤s400中，在栅极层远离第一介质层的一侧上形成第二介质层。

具体地，如图1所示，在栅极层40远离第一介质层30的一侧上通过沉积或涂覆等工艺形成第二介质层50。其中，第二介质层50包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在步骤s500中，在第二介质层远离栅极层的一侧上形成第一金属层。

具体地，如图1所示，在第二介质层50远离栅极层40的一侧上通过沉积或涂覆等工艺形成第一金属层60，形成第一金属层60的材料包括铝、铜与钨中的至少一种。

在步骤s600中，在第一金属层远离第二介质层的一侧上形成层间介质层。

具体地，如图1所示，在第一金属层60远离第二介质层50的一侧上通过沉积、曝光、显影、刻蚀等形成具有多个通孔701的层间介质层70，形成层间介质层70的材料包括氧化硅、氮化硅与氮氧化硅中的至少一种。

在步骤s700中，在层间介质层远离第一金属层的一侧上形成第二金属层。

具体地，如图1所示，在层间介质层70远离第一金属层60的一侧上通过沉积等工艺形成第二金属层80，形成第二金属层80的材料包括铝、铜与钨中的至少一种。其中，第二金属层80远离层间介质层70的表面可为焊盘区域。

此外，本公开提供的半导体衬垫的制造方法还可形成更多层金属层，例如三层、四层或更多层。例如，当形成三层金属层时，可通过在第二金属层80远离层间介质层70上再形成一层层间介质层，接着在该层间介质层上形成第三金属层，第三金属层的上表面作为焊盘区域，依次类推，可形成更多层金属层，对于金属层的具体层数，本领域技术人员可根据实际情况进行设计，本公开对此不做限制。

应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。