一种具有DBR绝缘保护的出光均匀LED芯片及其制作方法与流程

本发明涉及发光二极管技术领域，尤其涉及一种具有dbr绝缘保护的出光均匀led芯片及其制作方法。

背景技术：

led作为新一代的固态光源，具有节能环保、高光效、使用寿命长、稳定性高等优点。在背光应用领域，led由于其自身高光电转换效率、体积小、绿色环保，而有望逐渐取代冷阴极灯管成为液晶显示屏中的重要组成部分。将正装led芯片用于背光显示应用，由于其正向及侧向发光强度不同，会导致在背光显示中出现明暗点阵，从而影响最终的显示效果。

此外，现有的led芯片为了防止水汽进入，需要在芯片的表面沉积一层氧化硅绝缘层来来保护芯片。

技术实现要素：

本发明所要解决的技术问题在于，提供一种具有dbr绝缘保护的出光均匀led芯片，结构简单，芯片正向及侧向发光强度趋于相同。

本发明所要解决的技术问题在于，提供一种具有dbr绝缘保护的出光均匀led芯片的制作方法，结构简单，芯片正向及侧向发光强度趋于相同。

为了解决上述技术问题，本发明提供了一种具有dbr绝缘保护的出光均匀led芯片，包括衬底、设于衬底正面的发光结构、设于发光结构上的第一dbr反射层、以及设于衬底背面的第二dbr反射层；

所述第一dbr反射层为单堆结构，所述第二dbr反射层为多堆结构；

所述第一dbr反射层的反射光谱中，反射率大于80％的波长宽度范围为150～350nm；

所述第二dbr反射层的反射光谱中，反射率大于95％的波长宽度范围为200～450nm；

发光结构发出的光经过第一dbr反射层和第二dbr反射层反射后，芯片正向及侧向发光强度趋于相同。

作为上述方案的改进，所述第二dbr反射层为三堆结构，依次包括第一堆结构、第二堆结构和第三堆结构，其中，第一堆结构的单堆光学厚度＞第二堆结构的单堆光学厚度＞第三堆结构的单堆光学厚度，其中，入射光线依次经过第一堆结构、第二堆结构和第三堆结构。

作为上述方案的改进，第一堆结构的各层光学厚度为(1.0～1.4)*λ，第二堆结构的各层光学厚度为(0.9～1.0)*λ，第三堆结构的各层光学厚度为(0.7～0.9)*λ，其中，λ为发光结构发出的光的中心波长的四分之一。

作为上述方案的改进，所述第一dbr反射层的各层光学厚度为λ。

作为上述方案的改进，所述第一dbr反射层和第二dbr反射层由若干个周期的反射膜组组成，所述反射膜组由第一膜层和第二膜层组成，其中，第一膜层的折射率与第二膜层的折射率不同。

作为上述方案的改进，所述第一膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种，所述第二膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种。

相应地，本发明还提供了一种具有dbr绝缘保护的出光均匀led芯片的制作方法，包括：

在芯片的正面形成发光结构；

在发光结构上形成第一dbr反射层，所述第一dbr反射层为单堆结构，其反射率大于80％的波长宽度范围为150～350nm；

在衬底的背面形成第二dbr反射层，所述第二dbr反射层为多堆结构，其反射率大于95％的波长宽度范围为200～450nm；

发光结构发出的光经过第一dbr反射层和第二dbr反射层反射后，芯片正向及侧向发光强度趋于相同。

作为上述方案的改进，所述第二dbr反射层为三堆结构，依次包括第一堆结构、第二堆结构和第三堆结构，其中，第一堆结构的单堆光学厚度＞第二堆结构的单堆光学厚度＞第三堆结构的单堆光学厚度，其中，入射光线依次经过第一堆结构、第二堆结构和第三堆结构。

作为上述方案的改进，所述第一dbr反射层和第二dbr反射层由若干个周期的反射膜组组成，所述反射膜组由第一膜层和第二膜层组成，其中，第一膜层的折射率与第二膜层的折射率不同；

所述第一膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种，所述第二膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种。

作为上述方案的改进，采用离子源辅助真空镀膜技术形成第一dbr反射层和第二dbr反射层，其中，以5～15埃/秒的沉积速度沉积形成氧化硅层，以2～6埃/秒的沉积速度形成氧化钛层，以一层氧化硅层和一层氧化钛层为一对反射膜组；

沉积氧化硅所用离子源的电压为300～800v，电流为400～1100ma，沉积氧化钛所用离子源的电压为300～800v，电流为400～1100ma。

实施本发明，具有如下有益效果：

本发明提供的一种具有dbr绝缘保护的出光均匀led芯片，包括衬底、设于衬底正面的发光结构、设于发光结构上的第一dbr反射层、以及设于衬底背面的第二dbr反射层，其中，当所述第一dbr反射层的反射光谱中，反射率大于80％的波长宽度范围为150～350nm，所述第二dbr反射层的反射光谱中，反射率大于95％的波长宽度范围为200～450nm时，第一dbr反射层将从发光结构内部垂直或小角度出射的光反射回发光结构的内部，以使大角度出射的光出射到芯片外部，第二dbr反射层将发光结构任意角度向下出射的光反射回发光结构内部，从而减少芯片的向下出光。

本发明通过第一dbr反射层和第二dbr反射层的相互配合，其中，发光结构被第一dbr反射层和第二dbr反射层夹在中间，发光结构发出的光被两层dbr反射层反射回发光结构的内部，从而减少芯片向上及向下出光，增加芯片侧向出光，以使芯片正向及侧向发光强度趋于相同。

本发明的第一dbr反射层覆盖在发光结构正面，在避免水汽进入发光结构而对发光结构表面进行腐蚀的同时，可以防止打线过程中由于焊线不佳而导致芯片漏电，此外，还可以节省一道氧化硅绝缘层沉积工艺缩短制程时间及节约制造成本。

本发明的第二dbr反射层通过形成多堆结构，并通过调整各堆结构的单堆光学厚度，使得进入第二dbr反射层的光先从厚度大的膜层进入，后进入厚度小的膜层，以提高第二dbr反射层的反射率。

此外，本发明第二dbr反射层包括第一堆结构、第二堆结构和第三堆结构，通过调整第一堆结构的单堆光学厚度为(0.7～0.9)*λ，第二堆结构的单堆光学厚度为(0.9～1.0)*λ，第三堆结构的单堆光学厚度为(1.0～1.4)*λ，从而扩大第二dbr反射层的高反射光谱范围，以满足大角度入射条件下，第二dbr反射层仍具有较高的反射率。

本发明公开的一种具有dbr绝缘保护的出光均匀led芯片的制作方法，通过调整第二dbr反射层的沉积速率及离子源功率，以提高第二反射膜层的硬度，从而防止芯片在分选时第二dbr反射层发生碎裂，提高芯片的可靠性。

附图说明

图1是本发明芯片的结构示意图；

图2为本发明第一dbr反射层的不同入射角度下反射光谱；

图3为本发明第二dbr反射层的不同入射角度下反射光谱。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

参见图1，本发明提供的一种具有dbr绝缘保护的出光均匀led芯片，包括衬底10、设于衬底10正面的发光结构、设于发光结构上的第一dbr反射层30、以及设于衬底10背面的第二dbr反射层40。

本发明的发光结构包括第一半导体层21、设于第一半导体层21上的有源层22和第一电极26、设于有源层22上的第二半导体层23、设于第二半导体层23上的电流阻挡层24、设于电流阻挡层24和第二半导体层23上的电流扩展层25、以及设于电流扩展层25上的第二电极27。

具体的，本发明第一半导体层21为n型gan层，有源层22为mqw量子阱，第二半导体层23为p型gan层，电流阻挡层24为二氧化硅层，电流扩展层25为氧化铟锡层。其中，本发明的电流阻挡层24有效地阻碍电流直接从p型gan层流至n型-gan层，从而使得电流可以横向扩展。本发明的电流扩散层覆盖于芯片的发光区域，与p型gan形成良好的欧姆接触，使电流可以有效地扩展，从而降低芯片使用电压。

需要说明的是，本发明的第一dbr反射层30覆盖在发光结构正面的同时，部分包覆第一电极26和第二电极27，在避免水汽进入发光结构而对发光结构表面进行腐蚀的同时，可以防止打线过程中由于焊线不佳而导致芯片漏电。

此外，从有源层22斜出射的光，小部分经过第一dbr反射层30直接出射于空气，大部分被dbr反射层反射至发光结构的侧面出射，从而增加芯片的侧向出光能力，使得芯片正向及侧向发光强度趋于相同。

具体的，本发明的第一dbr反射层30为单堆结构，所述单堆结构为只对应一个中心波长的膜系结构。膜系结构为单堆时，反射光谱范围较窄。需要说明的是，反射光谱范围是由膜系结构以及膜层材料的折射率所决定的。

本发明的第一dbr反射层30反射率大于80％的波长宽度范围为150～350nm。

需要说明的是，本发明第一dbr反射层30的反射光谱中，反射率大于80％的波长宽度范围在150nm至350nm之间，而不是对波长为150～350nm的光，反射率大于80％。

在第一dbr反射层30的反射光谱中，当反射率大于80％的波长宽度范围为150～350nm时，第一dbr反射层30将从发光结构内部垂直或小角度出射的光反射回发光结构的内部，以使大角度出射的光出射到芯片外部。若本发明没有第一dbr反射层30，则芯片正向出光强，在实际应用中出现明暗点阵，即芯片位置为亮点，芯片间隙为暗点。

具体的，第一dbr反射层30由若干个周期的反射膜组组成，优选的，第一dbr反射层30由2～10个周期的反射膜组组成。其中，所述反射膜组由第一膜层和第二膜层组成，其中，第一膜层的折射率与第二膜层的折射率不同。

优选的，所述第一膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种，所述第二膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种，但不限于此。

更优的，所述反射膜组包括氧化硅层和氧化钛层。

反射膜组中各层的光学厚度为λ，λ为发光结构发出的光的中心波长的四分之一的光学厚度，光学厚度＝物理厚度*折射率，其中，折射率随着中心波长改变而发生变化。需要说明的是，第一dbr反射层30的光学厚度大小及膜层周期数才是影响第一dbr反射层30反射率大小的因素。

在所述第二dbr反射层40的反射光谱中，当反射率大于95％的波长宽度范围为200～450nm时，第二dbr反射层40将发光结构任意角度向下出射的光反射回发光结构内部，从而减少芯片的向下出光。更优的，第二dbr反射层40的反射光谱中，反射率大于99％的波长宽度范围为200～350nm。

本发明的第二dbr反射层40将发光结构任意角度向下出射的光反射回发光结构内部，从而减少芯片的向下出光。

本发明通过第一dbr反射层30和第二dbr反射层40的相互配合，其中，发光结构被第一dbr反射层30和第二dbr反射层40夹在中间，发光结构发出的光被两层dbr反射层反射回发光结构的内部，从而减少芯片向上及向下出光，增加芯片侧向出光，以使芯片正向及侧向发光强度趋于相同。

本发明的第二dbr反射层40为多堆结构，所述多堆结构为对应多个中心波长的膜系结构。膜系结构为多堆时，反射光谱范围较宽。由于多个中心波长有部分重合，则光谱的高反射区域得以扩展。

为了使第二dbr反射层40的高反射光谱范围尽可能地扩大，以满足大角度入射条件下，第二dbr反射层40仍具有较高的反射率。本发明的第二dbr反射层40为三堆结构，依次包括第一堆结构、第二堆结构和第三堆结构，其中，第一堆结构的单堆光学厚度＞第二堆结构的单堆光学厚度＞第三堆结构的单堆光学厚度，其中，入射光线依次经过第一堆结构、第二堆结构和第三堆结构。

优选的，第一堆结构的单堆光学厚度为(0.7～0.9)*λ，第二堆结构的单堆光学厚度为(0.9～1.0)*λ，第三堆结构的单堆光学厚度为(1.0～1.4)*λ。

若不同膜堆光学厚度相差过大，则会在部分区域出现低反射区域，从而在大角度入射条件下，降低芯片亮度。

所述第一堆结构由5～12个周期的反射膜组组成，所述第二堆结构由5～12个周期的反射膜组组成，所述第三堆结构由5～12个周期的反射膜组组成。其中，所述反射膜组由第一膜层和第二膜层组成，其中，第一膜层的折射率与第二膜层的折射率不同。

优选的，所述第一膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种，所述第二膜层的材料为氧化硅、氧化钛、氧化铪、氟化镁、氧化钇、硫化锌、氧化锆和氮化硅中的一种，但不限于此。

以白光的led芯片为例，中心波长为450nm，其中，λ＝450/4。

图2为本发明第一dbr反射层30的不同入射角度下反射光谱，图3为本发明第二dbr反射层40不同入射角度下反射光谱。从图2中可以得知，本发明第一dbr反射层30反射率大于80％的波长宽度范围150-350nm，第二dbr反射层40反射率大于99％的波长宽度范围200-350nm。

图2中，450nm波长下的反射率，随着入射光的入射角度增大而减少。因此说明第一dbr反射层30可以将垂直及小角度正向射出的光线反射回发光结构内部。若大角度正向出射光也被反射，则会导致实际应用中，出现明暗点阵，芯片位置为暗点，芯片间隙为亮点。图3中，450nm波长下反射率随入射光的入射角度增大，而无明显变化。

图2与图3表明第一dbr反射层30和第二dbr反射层40在大角度光线斜入射时，两者的反射率存在差异，而这些光学性能差异会影响芯片亮度效果。

相应地，本发明还提供了一种具有dbr绝缘保护的出光均匀led芯片的制作方法，包括以下步骤：

一、在芯片的正面形成发光结构；

所述发光结构的制作方法包括：

1、通过mocvd在衬底上依次生长n型gan层、mqw量子阱和p型gan层。

2、使用光刻胶或二氧化硅等具有高刻蚀选择比的物质作为掩膜，通过电感耦合等离子体刻蚀(icp)刻蚀技术将p型gan层进行图形化刻蚀，从而露出n型gan层。

3、通过等离子体增强化学气相沉积(pecvd)技术，在p型gan层上沉积一定厚度的氧化硅，再使用光刻胶作为掩膜，通过湿法刻蚀技术，刻蚀出具有一定图形化氧化硅作为电流阻挡层。

本发明的电流阻挡层有效地阻碍电流直接从p型gan层流至n型-gan层，从而使得电流可以横向扩展。

4、通过磁控溅射(sputter)或电子束蒸发(e-beam)等技术，在芯片表面沉积一定厚度的氧化铟锡薄膜；

然后通过快速退火工艺，降低氧化铟锡薄膜的方块电阻及增加其透过率；

再使用光刻胶或二氧化硅等物质做掩膜，利用湿法刻蚀工艺，刻蚀出具有图案化的氧化铟锡薄膜作为电流扩散层。

本发明的电流扩散层覆盖于芯片的发光区域，与p型gan形成良好的欧姆接触，使电流可以有效地扩展，从而降低芯片使用电压。

5、通过磁控溅射(sputter)或电子束蒸发(e-beam)技术，在n型-gan层上沉积金属形成第一电极，在p型gan层上沉积金属形成第二电极，所述金属包含但不限于cr、ti、ni、ausn、sn、al、au、pt等金属。

二、在发光结构上形成第一dbr反射层；

通过离子源辅助真空镀膜技术，在发光结构表面形成第一dbr反射层，再使用光刻胶作为掩膜，通过icp-rie或者湿法刻蚀，将第一电极和第二电极裸露出来，以便于后续焊线。

具体的，第一dbr反射层镀膜过程中，以5～10埃/秒的沉积速度沉积形成氧化硅层，以2～6埃/秒的沉积速度形成氧化钛层，以一层氧化硅层和一层氧化钛层为一对反射膜组。

优选的，以6埃/秒的沉积速度沉积形成氧化硅层，以4埃/秒的沉积速度形成氧化钛层。

优选的，沉积氧化硅所用离子源的电压为700v，电流为1000ma，沉积氧化钛所用离子源的电压为700v，电流为1000ma。

三、在衬底的背面形成第二dbr反射层；

通过离子源辅助真空镀膜技术，在衬底的背面形成第二dbr反射层。由于led芯片后续制程有分选步骤，需要用顶针将led芯片从背面顶起后，再用吸嘴吸走。顶针与第二dbr反射层的接触面积小，则压力较大，若第二dbr反射层的硬度(刚性)过大，则会导致其发生碎裂，形成孔洞。

硬度(刚性)与膜层的致密性有关，致密性越好，则刚性越大。而沉积速率及离子源功率均会影响膜层致密性。沉积速率小，则膜层分子有足够的时间进行迁移，颗粒粗大，空隙较多。而沉积速率大，则会形成细小的成核中心，会加快形成连续的膜层，从而增加其致密性。因此，沉积速率越小，则可以使膜层硬度减小。离子源功率越大，则膜层越致密。

具体的，第二dbr反射层镀膜过程中，以8～15埃/秒的沉积速度沉积形成氧化硅层，以2～6埃/秒的沉积速度形成氧化钛层，以一层氧化硅层和一层氧化钛层为一对反射膜组。

优选的，以10埃/秒的沉积速度沉积形成氧化硅层，以4埃/秒的沉积速度形成氧化钛层。

此外，氧化硅所用离子源的电压为300～700v，电流为400～800ma，氧化钛所用离子源的电压为300～700v，电流为400～800ma。

优选的，沉积氧化硅所用离子源的电压为500v，电流为600ma，沉积氧化钛所用离子源的电压为500v，电流为600ma。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。