具有键合和共享逻辑电路的存储器阵列的制作方法

背景技术：

闪速存储器(诸如nand闪速存储器)是非易失性存储介质。闪速存储器阵列通常耦合到便于存储器阵列的操作的逻辑电路。逻辑电路具有存储器阵列的部件，诸如字线驱动器、位线驱动器和感测放大器。逻辑电路例如包括互补金属氧化物半导体(cmos)逻辑。用于形成存储器阵列的过程的热循环经常不利地影响逻辑电路。如将按照本公开内容认识到的并且依次解释的，存在与降低逻辑电路的复杂度、功率消耗和/或成本(例如，存储器的每位成本)以及避免在逻辑电路上的存储器阵列处理的热循环的不利影响相关联的许多重大问题。

附图说明

图1示出了根据一些实施方式的包括第一存储器阵列、第二存储器阵列和逻辑电路的集成存储器结构的横截面视图，其中，第一键合界面层在第一存储器阵列和逻辑电路之间，以及第二键合界面层在第二存储器阵列和逻辑电路之间。

图2a-2c示出了根据一些实施方式的使用熔融键合过程来键合存储器阵列和逻辑电路、从而在存储器阵列和逻辑电路之间形成键合界面层的示例过程。

图3a-b示出了根据一些实施方式的使用混合键合过程来键合存储器阵列和逻辑电路、从而在存储器阵列和逻辑电路之间形成键合界面层的示例过程。

图3c示出了根据一些实施方式的使用混合键合过程来键合存储器阵列和逻辑电路、从而形成键合界面层的示例过程，其中，混合键合涉及通孔到线键合。

图4示出了根据一些实施方式的包括第一存储器阵列、第二存储器阵列以及在第一和第二存储器阵列之间的逻辑电路的集成存储器结构的横截面视图，其中，逻辑电路分别借助于第一和第二键合界面层与第一和第二存储器阵列分离。

图5a、5b、5c、5d、5e和5f共同示出了根据一些实施方式的用于形成包括第一存储器阵列、第二存储器阵列以及插在第一和第二存储器阵列之间的逻辑电路的存储器结构的方法，其中，第一键合界面层在第一存储器阵列和逻辑电路之间，以及第二键合界面层在第二存储器阵列和逻辑电路之间。

图6示出了根据一些实施方式的包括存储器阵列和逻辑电路的存储器结构的横截面视图，其中。键合界面层插在存储器阵列和逻辑电路之间。

图7a、7b和7c共同示出了根据一些实施方式的用于形成包括存储器阵列和逻辑电路的存储器结构的方法，其中，键合界面层在存储器阵列和逻辑电路之间。

图8示出了根据一些实施方式的包括第一存储器阵列、第二存储器阵列和逻辑电路的存储器结构的横截面视图，其中，键合界面层插在第二存储器阵列和逻辑电路之间，而没有任何这样的键合界面层在第一存储器阵列和逻辑电路之间。

图9a、9b、9c和9d共同示出了根据一些实施方式的用于形成包括第一存储器阵列、第二存储器阵列和逻辑电路的存储器结构的方法，其中，键合界面层插在第二存储器阵列和逻辑电路之间，而没有任何这样的键合界面层在第一存储器阵列和逻辑电路之间。

图10示出了根据本公开内容的一个或多个实施方式的利用本文所公开的一个或多个集成存储器结构实现的示例计算系统。

具体实施方式

本文公开了集成存储器结构，其包括共享公共逻辑电路的多个存储器阵列(诸如闪速存储器阵列)。在一些实施方式中，共享逻辑电路插在第一存储器阵列和第二存储器阵列之间。在示例中，第一存储器阵列和第二存储器阵列与逻辑电路分开地被处理并形成。在存储器阵列和逻辑电路的形成之后，逻辑电路键合到第一存储器阵列和第二存储器阵列。因此，在示例中，集成存储器结构包括：包括第一存储器阵列的第一裸片、包括第二存储器阵列的第二裸片以及包括逻辑电路的第三裸片，其中，第三裸片在第一和第二裸片之间，以及第三裸片键合到第一和第二裸片中的每一者。

在示例中，第一层沉积在要与存储器阵列键合的逻辑电路的表面上，以及第二层沉积在要与逻辑电路键合的存储器阵列的表面上。第一和第二层中的每一者包括例如氧化物材料(诸如二氧化硅)、氮化物材料(诸如氮化硅)、氮氧化物材料(诸如氮氧化硅)等。第一和第二层被清洁并抛光，与彼此预先键合，并在高温下退火，从而键合第一和第二层以形成键合界面层。因此，在集成存储器结构中，逻辑电路和存储器阵列由键合界面层分离。如所讨论的，键合界面层包括二氧化硅、氮化硅、氮氧化硅或其它适当的电绝缘键合材料。虽然键合界面层的厚度可以改变，但在一些实施方式中其具有在3000埃到10微米的范围内的厚度。因此，在包括在两个存储器阵列之间并键合到两个存储器阵列的逻辑电路的集成存储器结构中，第一键合界面层在逻辑电路和第一存储器阵列之间，以及第二键合界面层在逻辑电路和第二存储器阵列之间。

在一些示例中，可以使用熔融键合或混合键合来形成在逻辑电路和存储器阵列之间的键合。如将进一步详细地讨论的，在熔融键合中，键合过程在第一和第二层之间(以及不在任何导电材料(诸如金属)之间)。例如，在熔融键合(其还被称为直接键合)中，没有导电结构(例如，包括金属的通孔)穿过第一和第二层延伸，同时这些层被键合以形成键合界面层。在键合完成之后，穿过键合界面层延伸的通孔被形成并被填充有金属，从而形成在逻辑电路和存储器阵列之间穿过键合界面层的互连结构。因为在第一和第二层被键合之后通孔穿过键合界面层而形成，穿过键合界面层延伸的互连结构的截面没有任何未对准或偏移(没有未键合部分)，如又将更详细地讨论的。

与熔融键合相反且如又将更详细地讨论的，在混合键合中，键合过程在第一和第二层之间且也在第一层内的导电结构和在第二层内的导电结构之间。例如，在混合键合中，导电结构(例如,包括金属的通孔)穿过第一和第二层中的每一者延伸，在这些层被键合以形成键合界面层之前。例如，第一互连结构穿过第一层延伸并穿过第一层的表面被暴露并与第一层的表面齐平；以及第二互连结构穿过第二层延伸并穿过第二层的表面被暴露并与第二层的表面齐平(例如，在键合过程之前)。在键合过程期间，连同第一互连结构和第二互连结构的键合或接触一起，第一层和第二层的表面键合以形成键合界面层。在一个示例中，由于键合过程的无意的实际考虑因素，存储器阵列和逻辑电路可能在键合过程期间不完美地对准，且因此第一互连结构和第二互连结构在被键合时可能不完美地对准。因此，通过第一和第二互连结构(其穿过键合界面层延伸)的键合或接触而形成的组合互连结构的截面可能具有一些未对准或偏移，如将进一步详细地讨论的。

键合逻辑电路与两个存储器阵列并在两个存储器阵列当中共享逻辑电路具有几个优点。例如，在存储器阵列当中共享逻辑电路减小了逻辑电路的复杂度和/或功率消耗。例如，逻辑电路的单个共享分压器块可以用于这两个存储器阵列。在存储器阵列当中共享逻辑电路也减小了存储器的每位的逻辑电路的成本。因此，逻辑电路的成本被分摊在两个存储器阵列中，从而导致成本节省。此外，由于在逻辑电路和存储器阵列之间的键合过程的使用，可能将逻辑电路处理与存储器阵列处理分离，使得逻辑电路不被存储器阵列形成的过程的热循环影响。此外，形成存储器阵列和逻辑电路独立和单独地减少制造集成存储器结构的总周期。

代替根据一些实施方式键合逻辑电路与两个存储器阵列中的每一者，在另一示例实施方式中，逻辑电路可以与单个存储器阵列键合。例如，存储器阵列和逻辑电路单独地被形成并接着被键合(例如，使用熔融键合或混合键合)。因此，逻辑电路的形成与存储器阵列的形成分开，使得逻辑电路不被存储器阵列形成的过程的热循环影响。

在示例实施方式中，代替键合逻辑电路与两个存储器阵列中的每一者，逻辑电路被形成以与第一存储器阵列集成(例如，代替键合单独地形成的逻辑电路和第一存储器阵列，包括逻辑电路和第一存储器阵列两者的组合结构被形成)。在第一存储器阵列和逻辑电路的组合形成之后，该组合然后与第二存储器阵列键合。在最终存储器结构中，逻辑电路插在第一和第二存储器阵列之间。键合界面层在逻辑电路和第二存储器阵列之间(换句话说，第一存储器阵列和逻辑电路的组合与第二存储器阵列键合)。然而，没有这样的键合界面层存在于逻辑电路和第一存储器阵列之间。这个可选的形成过程仍然允许逻辑电路在第一和第二存储器阵列当中共享，从而减小逻辑电路的复杂度、功率消耗和/或每位成本，如前面在本文讨论的。

如在本文讨论的，提及方向的术语诸如向上、向下、垂直、水平、左、右、前、后等用于为了方便描述具有在水平面中延伸的基部或衬底的集成电路的实施方式。本公开内容的实施方式不被这些方向参考限制，且设想根据本公开内容的集成电路和设备结构可以在任何定向上使用。

如在本文使用的“在成分上有差别的”或“在成分上不同的”材料指具有不同的化学成分的两种材料。这个成分差异可以是例如由于在一种材料但不是另一材料中的元素(例如，sige在成分上不同于硅)或借助于具有与第二材料相同的元素的一种材料，但那些元素中的至少一个元素有意地在一种材料的相对于另一材料不同的浓度下被提供(例如，具有70％锗原子的sige在成分上不同于具有25％锗原子的sige)。除了这样的化学成分差异以外，材料还可以具有不同的掺杂物(例如，镓和镁)或具有相同的掺杂物，但在不同的浓度下。在另外的实施方式中，在成分上不同的材料可以进一步指具有不同的晶体取向的两种材料。例如，(110)硅在成分上与(100)硅不同或有差别。创建不同定向的堆叠可以例如利用包层晶圆层转移来实现。

注意，如在本文使用的，措辞“x包括a或b中的至少一个”指x可以包括例如仅仅a、仅仅b或a和b。为此目的，x包括a或b中的至少一个不应被理解为x需要a和b中的每一个，除非这样明确地规定。例如，措辞“x包括a和b”指x明确地包括a和b。而且，这对大于二的任何数量的项目为真，其中那些项目中“的至少一个”被包括在x中。例如，如在本文使用的，措辞“x包括a、b或c中的至少一个”指x可以包括例如仅仅a、仅仅b、仅仅c、仅仅a和b(而无c)、仅仅a和c(而无b)、仅仅b和c(而无a)或a、b和c中的每一者。这为真，即使a、b或c中的任一个碰巧包括多个类型或变形。为此目的，x包括a、b或c中的至少一个不应被理解为x需要a、b和c中的每一者，除非这样明确地规定。例如，措辞“x包括a、b和c”指x明确地包括a、b和c中的每一者。同样，措辞“x被包括在a或b中的至少一个”指x可以例如被包括在仅仅a中、在仅仅b中或在仅仅a和b两者中。关于“x包括a或b中的至少一个”的上述讨论同样在这里适用，如将认识到的。

在本文用跟随有特定的数字或字母的公共参考标记提到的元素可以只由参考标记共同提到。例如，在本文稍后讨论的图1中，存储器阵列104a、104b可以共同地和通常被称为以复数形式的存储器阵列104和以单数形式的存储器阵列104。

架构

图1示出了根据一些实施方式的包括第一存储器阵列(也被称为“阵列”)104a、第二存储器阵列104b和逻辑电路108的集成存储器结构100(也被称为结构100)的横截面视图，其中，第一键合界面层110a在第一阵列104a和逻辑电路108之间，以及第二键合界面层110b在第二阵列104b和逻辑电路108之间。

在示例中，阵列104a、104b中的每一者包括任何适当的三维(3d)存储器阵列，诸如浮动栅极闪速存储器阵列、电荷捕获(例如，替换栅极)闪速存储器阵列、相变存储器阵列、电阻存储器阵列、奥氏存储器阵列、铁电晶体管随机存取存储器(fetram)阵列、纳米线存储器阵列或任何其它3d存储器阵列。在一个示例中，存储器阵列104a、104b中的每一者是堆叠式nand闪速存储器阵列，其将多个浮动栅极或电荷捕获闪速存储器单元堆叠在以nand(非and)方式接线的垂直堆叠中。在另一示例中，3d存储器阵列104a、104b包括nor(非or)存储单元。

阵列104a包括字线(wl)114a，以及阵列104b包括wl114b。虽然针对每个阵列104示出了三个wl，但阵列可以具有任何适当数量的wl。

在图1中用符号示出了逻辑电路108的三个示例逻辑部件118。逻辑部件118的示例包括但不限于地址解码器、状态机、缓冲器、字线驱动器、位线驱动器、感测放大器、分压器、电荷泵、数字逻辑块、逻辑门、开关、逆变器、加法器、乘法器等。在示例中，一个或多个逻辑部件118包括互补金属氧化物半导体(cmos)逻辑。在示例中，由于在逻辑电路108内的cmos电路的存在，逻辑电路108也可以被称为“cmos逻辑”、“cmos电路”等。在示例中，逻辑电路108包括高电压逻辑部件(例如，在诸如在5v到30v的范围内的相对高的电压处操作的部件和/或晶体管)和/或低电压逻辑部件(例如，在诸如在0.9v到5v的范围内的相对低的电压处操作的部件和/或晶体管)。

在图1中以高级别用符号示出结构100，而不示出在阵列104a、104b和逻辑电路108内的各种内部部件(阵列104a、104b和逻辑电路108的进一步的细节将依次被讨论)。

如将进一步详细地讨论的，阵列104a、阵列104b和逻辑电路108被单独地形成和处理。随后，阵列104a和逻辑电路108被键合(例如，使用晶圆到晶圆键合、裸片到裸片键合、晶圆到裸片键合或裸片到晶圆键合)，从而形成键合界面层110a。因此，在示例中，键合阵列104a和逻辑电路108通过将包括这些部件的晶圆键合在一起并接着切割晶圆(例如，晶圆到晶圆键合)来实现。在另一示例中，键合阵列104a和逻辑电路108通过键合包括阵列104a的裸片和包括逻辑电路108的裸片(例如,裸片到裸片键合)来实现。在又一示例中，键合阵列104a和逻辑电路108通过键合包括阵列104a的晶圆和包括逻辑电路108的裸片并接着切割晶圆(例如,晶圆到裸片键合)来实现。在又一示例中，键合阵列104a和逻辑电路108通过键合包括逻辑电路108的晶圆和包括阵列104a的裸片并接着切割晶圆(例如,晶圆到裸片键合)来实现。类似地，阵列104b和逻辑电路108被键合(例如,使用晶圆到晶圆键合、裸片到裸片键合、晶圆到裸片键合或裸片到晶圆键合)，从而形成键合界面层110b。因此，键合界面层110a、110b中的每一者是在逻辑电路108和相应的阵列104之间的键合过程的残余物。

在示例实施方式中，在形成结构100时使用的过程的相对较晚的部分处执行在逻辑电路108和阵列104之间的键合。例如，如将进一步详细地讨论的，逻辑电路108独立于阵列104的处理和形成并与阵列104的处理和形成分开地被处理并形成。也就是说，在逻辑电路108和阵列104之间的键合之前，处理和形成逻辑电路108和阵列104。随后，逻辑电路108和阵列104被键合(例如，从而形成键合界面层110)。

在一些实施方式中，电气地耦合逻辑电路108和阵列104的互连结构在键合过程之后形成(例如，如果熔融键合被使用，如将讨论的)，而在一些其它实施方式中，互连结构的至少部分在键合过程之前形成(例如，如果混合键合被使用，如将讨论的)。

在示例中，逻辑电路108在阵列104a、104b当中被共享。例如，逻辑部件118中的至少一些被共享并用于阵列104a、104b两者。

键合逻辑电路408与两个阵列104a、104b并在两个阵列104a、104b当中共享逻辑电路108具有几个优点。例如，如前面所讨论的，在阵列104a、104b当中共享逻辑电路108减小了逻辑电路108的复杂度和/或功率消耗。例如，单个共享分压器块可以用于阵列104a、104b两者。在阵列104a、104b当中共享逻辑电路108也减小了逻辑电路108的成本(例如，存储器的每位的逻辑电路的成本)。因此，逻辑电路108的成本被分摊在两个存储器阵列中，从而导致成本节省。此外，由于在逻辑电路108和阵列104之间的键合过程的使用，可能将逻辑电路处理与阵列处理分离，使得逻辑电路108不被存储器阵列形成的过程的热循环影响。此外，形成阵列104和逻辑电路108独立和单独地减小制造结构100的总周期。

图2a-2c示出了根据一些实施方式的使用熔融键合过程来键合存储器阵列204和逻辑电路208，从而形成键合界面层210的示例过程。在示例中，图2a-2c的存储器阵列204可以是图1的存储器阵列104a、104b中的任一个(或本文所讨论的任何其它存储器阵列)，图2a-2c的逻辑电路208可以是图1的逻辑电路108(或本文所讨论的任何其它逻辑电路)，以及图2a-2c的键合界面层210可以是图1的键合界面层110a、110b中的任一个(或在本文所讨论的任何其它键合界面层)。

类似于图1，在图2a-2c中，阵列204包括示例wl214。在图2a-2c中也用符号示出逻辑电路208的三个示例逻辑部件218。

参考图2a，阵列204和逻辑电路208单独地形成。在一些实施方式中，一个或两个阵列204和逻辑电路208可以在它们被键合时在晶圆级中，即，在相应的晶圆上。在一些其它实施方式中，一个或两个阵列204和逻辑电路208可以在它们被键合时在裸片级中(即，在单独的裸片中被分割和分离)。

阵列204具有在要被键合到逻辑电路208的阵列204的底表面上的层211a，以及逻辑电路208具有在要被键合到阵列204的逻辑电路的顶表面上的层211b。也就是说，层211a、211b被键合。层211a、211b将在稍后被更详细地讨论。在图2a中的箭头203用符号指示阵列204和逻辑电路208将被键合。

如图2a所示，没有包括导电材料(例如，诸如金属)的互连结构穿过层211a、211b延伸。例如，图2a示出从逻辑部件218延伸到层211b的示例互连结构219，但互连结构219不穿过层211b延伸。因此，层211b的表面201b(例如，其背离逻辑电路208)不具有穿过层211b突出的任何金属或其它导电材料。类似地，层211a的表面201a(例如,其背离阵列204)不具有穿过层211a突出的任何金属或其它导电材料。

图2b示出组合结构，其中阵列204和逻辑电路208被键合以形成键合界面层210。使用熔融键合(也被称为直接键合)来执行在阵列204和逻辑电路208之间的键合。在熔融键合中，层211a、211b的平滑表面201a和201b分别首先被抛光、整平和/或清洁(例如，没有任何杂质地被制造)。然后，层211a、211b例如在室温下被预先键合。随后，层211a、211b例如在高温下被退火，使得层211a、211b被键合以形成键合界面层210。在另一示例中，任何其它适当类型的过程流程可以用于熔融键合过程。

在示例中，层211a、211b、210中的每一者包括硅和氧。例如，键合界面层210是二氧化硅(sio2)。在示例中，层211a、211b、210中的每一者包括硅和氮。例如，键合界面层210是氮化硅(si3n4)。在另一示例中，用于熔融或直接键合的任何其它适当的材料可以用于键合界面层210。

在示例中，键合界面层210的厚度在大约3000埃到10微米的范围内。键合界面层210的厚度可以基于用于键合界面层210的材料、层211的表面201的尺寸、在键合之前的表面201的纯度或清洁度的水平、在逻辑电路208和存储器阵列204之间的电隔离的期望程度和/或结构整体性的期望程度。

在示例中，在键合过程期间，层211a、211b被键合以形成单个键合界面层210，其中单独的层211a、211b不是在键合界面层210中单独地可辨别的。在另一示例中，单独的层211a、211b是在键合界面层210中单独地可辨别的。例如，可能存在在层211a、211b之间的可见接缝。

在示例中，在熔融键合过程中，在键合之前，没有金属或其它导电材料穿过在表面201a上的层211a延伸，以及没有金属或其它导电材料穿过在表面201b上的层211b延伸。也就是说，图2a-2b的熔融键合在层211a和211b之间而没有在两种导电材料之间的任何键合或附着(相反，混合键合过程涉及在导电材料之间的键合，如将讨论的)。

现在参考图2c，多个互连结构穿过键合界面层210形成，以及单个示例互连结构220在图2c中示出。互连结构220使用深通孔刻蚀来形成，使得穿过阵列204和键合界面层210形成贯穿通孔，以及通孔被填充有导电材料(诸如金属)。互连结构220可以耦合到图2b的互连结构219，例如以形成在阵列204和逻辑电路208之间的连续互连结构。

图2c进一步示出包括键合界面层210和互连结构220的截面的截面205的放大视图。例如，在放大视图中，虚线aa’穿过键合界面层210，并划分在层211a和211b中的键合界面层210。互连结构220穿过线aa’。还示出互连结构220的侧面221。因为互连结构220在键合过程之后形成，所以在穿过线aa’的互连结构220的截面中没有在互连结构220的侧面221中的中断、偏移或未对准。如将在本文讨论的，如果例如采用混合键合而不是熔融键合，则互连层的侧面可以具有一些中断或未对准。

图3a-3b示出了根据一些实施方式的使用混合键合过程来键合存储器阵列304和逻辑电路308，从而形成键合界面层310的示例过程。在示例中，图3a-3b的存储器阵列304可以是图1的存储器阵列104a、104b中的任一个(或本文所讨论的任何其它存储器阵列)，图3a-b的逻辑电路308可以是图1的逻辑电路108(或本文所讨论的任何其它逻辑电路)，以及图3a-3b的键合界面层310可以是图1的键合界面层110a、110b中的任一个(或在本文所讨论的任何其它键合界面层)。

类似于图1，在图3a-3b中，阵列304包括示例wl314。在图3a-3b中用符号示出逻辑电路308的三个示例逻辑部件318。

参考图3a，阵列304和逻辑电路308单独地形成。在一些实施方式中，一个或两个阵列304和逻辑电路308可以在晶圆级中，即，相应晶圆的部分；而在一些其它实施方式中，一个或两个阵列304和逻辑电路308可以在裸片级中(即，在单独的裸片中被分割和分离)。

阵列304具有在要被键合到逻辑电路308的阵列304的底表面上的层311a，以及逻辑电路308具有在要被键合到阵列304a的逻辑电路的顶表面上的层311b。也就是说，层311a、311b被键合。层311a、311b可以类似于关于图2a-2c所讨论的层211a、211b。在图3a中的箭头303用符号指示阵列304和逻辑电路308将被键合。

在示例中，包括导电材料(例如，诸如金属)的多个互连结构穿过层311a和311b延伸。例如，图3a示出包括导电材料(例如，诸如金属)的示例互连结构319a穿过层311a延伸；以及包括导电材料(例如，诸如金属)的互连结构319b穿过层311b延伸。因此，层311a的表面301a(例如，其背离阵列304)具有穿过层311a暴露(诸如互连结构319a的顶端穿过表面301a被暴露)的多种金属或其它导电材料。如所示出的，互连结构319a的顶端与层311a的表面301a齐平或共面。在示例中，层311a被抛光或清洁，以使互连结构319a的顶端与层311a的表面301a齐平或共面。

类似地，层311b的表面301b(例如，其逻辑电路208)具有穿过层311b暴露(诸如互连结构319b的顶端穿过表面301b突出或被暴露)的多种金属或其它导电材料。

图3b示出组合结构，其中阵列304和逻辑电路308被键合以形成键合界面层310。使用混合键合来执行在阵列304和逻辑电路308之间的键合。如前面关于图2a-2c所讨论的，在熔融键合中，键合在两个层211a、211b之间，而没有在穿过这两个层的键合表面暴露的金属或其它导电材料之间的任何键合。相反，在混合键合中，连同在穿过这两个层的键合表面暴露的相应导电材料之间的附着或触点一起，层311a、311b被键合。例如，在图3b的混合键合中，连同在分别穿过层311a、311b的键合表面暴露的互连结构319a、319b的顶端的导电材料之间的附着、键合或触点一起，层311a、311b被键合。因此，互连结构319a、319b在图3b中接触，从而形成组合互连结构320。

类似于熔融键合，在混合键合中，层311a、311b的平滑表面301a和301b和互连结构319a、319b的被暴露顶端被分别抛光、整平和/或清洁(例如，没有任何杂质地被制造)。然后，层311a、311b例如在室温下被预先键合。随后，层311a、311b例如在高温下被退火，使得层311a、311b被键合以形成键合界面层310。在另一示例中，任何其它适当类型的过程流程可以用于混合键合过程。

在示例中，层311a、311b、310可以类似于关于图2a-2c所讨论的那些。例如，层311a、311b、310中的每一者包括硅和氧(例如，包括二氧化硅(sio2))。在示例中，层311a、311b、310中的每一者包括硅和氮，(例如，包括氮化硅(si3n4))。在另一示例中，通常用于混合键合的任何其它适当的材料可以用于键合界面层310。在示例中，键合界面层310的厚度在大约3000埃到10微米的范围内。

在示例中，在键合过程期间，层311a、311b被键合以形成单个键合界面层310，其中单独的层311a、311b不是在键合界面层310中单独地可辨别的。在另一示例中，单独的层311a、311b是在键合界面层310中单独地可辨别的。

图3b进一步示出了包括键合界面层310和互连结构320的截面的截面305的放大视图。例如，在放大视图中，虚线aa’穿过键合界面层310，并将键合界面层310划分为层311a和311b。互连结构320穿过线aa’。还示出互连结构320的侧面321。互连结构320包括互连结构319a、319b。理想地，如果阵列304和逻辑电路308在键合过程期间完美地对准，则互连结构319a、319b也将完美地对准。然而，由于键合过程的无意的实际考虑因素，阵列304和逻辑电路308可能在键合过程期间不完美地对准，且因此互连结构319a、319b在互连结构320中也可能不完美地对准。例如，截面305的放大视图显示在穿过键合界面层310的互连结构320的两个截面之间的未对准或偏移，如图3b所示。未对准或偏移可能内在地是混合键合过程的未预期结果。如关于图2c所讨论的，如果替代地使用熔融键合，则将不存在这样的未对准或偏移。

在示例中，如图3b所示，穿过键合界面层310的互连结构320的截面未对准，且因此未对准的互连结构320的截面被暴露(例如，互连结构319a的底表面的截面不耦合到互连结构319b的顶表面)。因此，在示例中，键合界面层310包括互连结构320的被暴露截面的扩散障蔽层。在这样的示例中，例如除了或代替前面在本文所提供的键合界面层310的材料的示例，键合界面层310还包括硅(si)、碳(c)、氮(n)和/或氧(o)(例如，si-c-n-o系统)。也就是说，键合界面层210包括具有硅、碳、氮和/或氧的成分混合物的电介质，其用于实现良好的键合以及形成对互连结构320的未对准(和因而被暴露)的金属(例如，铜)的扩散障蔽层。

在图3a-3b中，金属到金属键合是通孔到通孔键合。然而，混合键合也可以涉及通孔到线键合。图3c示出了根据一些实施方式的使用混合键合过程来键合存储器阵列304和逻辑电路308，从而形成键合界面层310的示例过程，其中混合键合涉及通孔到线键合。例如，互连结构319a包括穿过层311a的包括导电材料的通孔，以及互连结构319b包括穿过层311b的导电线(例如，金属线)，以及通孔和线的导电材料在混合键合过程期间被键合。

图4示出了根据一些实施方式的包括第一存储器阵列404a、第二存储器阵列404b以及在第一和第二存储器阵列之间的逻辑电路408的集成存储器结构(也被称为结构400)的横截面视图，其中，逻辑电路408分别借助于第一键合界面层410a和第二键合界面层410b与第一和第二存储器阵列分离。在示例中，图4的阵列404a、404b和逻辑电路408分别相应于图1的阵列104a、104b和逻辑电路108。类似地，键合界面层410a、410b分别相应于图1的键合界面层110a、110b。

在示例中，键合界面层410a经由阵列404a和逻辑电路408的熔融键合(例如，如关于图2a-2c讨论的)而形成，以及键合界面层410b经由阵列404b和逻辑电路408的熔融键合而形成。在示例中，键合界面层410a、410b类似于图2a-2c的键合界面层210。例如，键合界面层410a、410b包括氧化物材料(诸如二氧化硅(sio2))、氮化物材料(诸如氮化硅(si3n4))等，虽然也可以使用用于键合两个晶圆级部件的任何其它适当的材料。在示例中，每个键合界面层410的厚度在大约3000埃到1微米的范围内。

下面在本文讨论存储器阵列404a、404b的细节。然而，这样的细节仅仅是示例，且本领域中的技术人员可以认识到阵列404a、404b的内部结构的任何适当的修改。

存储器阵列404b在衬底479上形成。在示例中，衬底479是晶圆，多个这样的阵列在该晶圆上形成。在示例中，当阵列404b仍然在晶圆上时，即在对晶圆的切割之前，执行键合过程。在另一示例中，在对晶圆的切割之后执行键合过程。

在示例中，阵列404a包括在存储器支柱456a处形成的存储器单元(诸如nand闪速存储器单元)。阵列404a还包括导电接入线以实现对存储器单元(诸如从图4中的页面出来(例如，垂直于页面的平面)的位线464a、字线(wl)420a、选择栅源级(sgs)452a和选择栅漏极(sgd)460a)的访问。字线420a在阶梯状图案中交错或布置。阵列404a还包括位于存储器支柱456a下面的当前公共源极(src，也被称为源极板)455a。

阵列404a还包括wl连接端子457a，每个wl连接端子457a例如经由互连结构459a耦合到相应的wl420a。阵列404a还包括sdg连接端子461a，每个sgd连接端子459a例如经由互连结构459a耦合到相应的sgd460a。阵列404a包括电气地耦合阵列404a内的各种部件的多个金属化层级407a，其包括金属。

在一个示例实施方式中，从阵列404a的顶表面403a接近结构400。例如，阵列404a包括多个互连结构407a，其包括一个或多个金属化层级。互连端子402(虽然在图4中仅示出一个)耦合到阵列404a的表面，例如用于将结构400连接到外部部件。

在示例中，一个或多个互连结构411穿过阵列404a和键合界面层410a，例如以电气地耦合到逻辑电路408和/或阵列404b。互连结构411可以用于将信号传输到逻辑电路408和/或阵列404b和/或从逻辑电路408和/或阵列404b传输信号。

在示例中，阵列404b具有至少部分地与阵列404a的结构类似的结构。例如，阵列404b包括在存储器支柱456b处形成的存储器单元(诸如nand闪速存储器单元)。阵列404b还包括导电接入线以实现对存储器单元(诸如位线464b、wl420b、sgs452b和sgd460b)的访问。阵列404b还包括位于存储器支柱456b下面的src455b。

阵列404b还包括wl连接端子457b，每个wl连接端子457b例如经由互连结构459b耦合到相应的wl420b。阵列404b还包括sdg连接端子461b，其例如经由互连结构459b耦合到相应的sgd460b。

在一个示例实施方式中，各种互连结构413穿过阵列404a和键合界面层410b，且这些互连结构413将接入线信号传输到逻辑电路408和/或阵列404b和/或从逻辑电路408和/或阵列404b传输接入线信号。例如，互连结构413a将sgd信号传输到阵列404b的sgd460b和/或从阵列404b的sgd460b传输信号(虽然在图4中仅仅示出两个这样的互连结构413a)。类似地，互连结构413b将字线信号传输到阵列404b的wl420b和/或从阵列404b的wl420b传输字线信号。类似地，互连结构413c将sgs信号传输到阵列404b的sgs452b和/或从阵列404b的sgs452b传输sgs信号。互连结构413d将src信号传输到阵列404b的src455b和/或从阵列404b的src455b传输src信号。互连结构413e将位线信号传输到阵列404b的位线464b和/或从阵列404b的位线464b传输位线信号。因此，至少互连结构411、413穿过键合界面层410a延伸。

在一个示例实施方式中，逻辑电路408包括通常被示为逻辑部件418a、418b、418c的各种逻辑电路。如关于图1讨论的，逻辑部件418的示例包括但不限于地址解码器、状态机、缓冲器、字线驱动器、位线驱动器、感测放大器、分压器、电荷泵、数字逻辑块等。在示例中，一个或多个逻辑部件418包括cmos逻辑。在示例中，逻辑电路408包括高电压逻辑部件(例如，在诸如在5v到30v的范围内的相对高的电压处操作的部件和/或晶体管)和/或低电压逻辑部件(例如，在诸如在0.9v到5v的范围内的相对低的电压处操作的部件和/或晶体管)。例如，逻辑电路408包括n沟道金属氧化物半导体场效应晶体管(mosfet)、p沟道mosfet或这两者。

各种互连结构415将逻辑电路408耦合到阵列404b。例如，互连结构415穿过键合界面层410b延伸，从而耦合逻辑电路408和阵列404b。

在图4中还示出了截面425的放大视图，其中截面425包括穿过键合界面层410a延伸的键合界面层410a和互连结构413的截面。如果关于图2a-2c所讨论的，穿过键合界面层410a延伸的互连结构413没有任何中断、偏移或未对准，例如在示例中，因为阵列404a和逻辑电路408使用熔融键合来键合。

在图4中还示出了截面427的放大视图，其中截面427包括穿过键合界面层410b延伸的键合界面层410b和互连结构415的截面。如果关于图2a-2c所讨论的，穿过键合界面层410b延伸的互连结构415没有任何中断、偏移或未对准，例如在示例中，因为阵列404b和逻辑电路408使用熔融键合来键合。

在一个示例实施方式中，且如前面在本文所讨论的，键合界面层410a将阵列404a和逻辑电路408分开。例如，结构400具有左侧壁403m和相对的右侧壁403n(虽然“左”和“右”仅仅为了识别的容易的目的，且不是限制性的)，以及键合界面层410a从左侧壁403m延伸到右侧壁403n。类似地，结构400具有前壁和相对的后壁(例如，其在图4中不是可见的且没有被标记，并垂直于左和右侧壁)，以及键合界面层410a从前壁和后壁延伸。也就是说，结构400具有顶表面和底表面，以及多个壁或表面在顶表面和底表面之间延伸，键合界面层410a整个地划分结构，使得键合界面层410a延伸到多个壁或表面中的每一者。类似地，键合界面层410b也整个地划分结构，使得键合界面层410b延伸到多个壁或表面中的每一者。在示例中，第一裸片包括阵列404a，第二裸片包括逻辑电路408，以及第三裸片包括阵列404b，其中，这三个裸片使用键合界面层410a、410b被键合，如在本文所讨论的。

图5a、5b、5c、5d、5e和5f共同示出了根据一些实施方式的用于形成包括第一存储器阵列(例如，存储器阵列404a)、第二存储器阵列(例如，存储器阵列404b)以及插在第一和第二存储器阵列之间的逻辑电路(例如，逻辑电路408)的存储器结构(诸如图4的存储器结构400)的方法，其中，第一键合界面层(例如，键合界面层410a)在第一存储器阵列和逻辑电路之间，以及第二键合界面层(例如，键合界面层410b)在第二存储器阵列和逻辑电路之间。

参考图5a，示出了在衬底479上形成的存储器阵列404b。在示例中，衬底479是晶圆，阵列404b在该晶圆上形成。阵列404还包括在要与逻辑电路408键合的表面上的层501a，其中，层501a可以类似于图2a的层211a。

在图5a中还示出了在支撑衬底502上形成的逻辑电路408。在示例中，衬底502是晶圆，逻辑电路408在该晶圆上形成，例如，如果逻辑电路408在与阵列404b键合时仍然在晶圆上。在另一示例中，衬底502是包括逻辑电路408的裸片的衬底，例如，如果包括逻辑电路408的裸片与阵列404b键合。逻辑电路408还包括要与阵列404b键合的表面上的层501b，其中，层501b可以类似于图2a的层211b。

现在参考图5b，逻辑电路408与阵列404b键合，例如，如关于图2b所讨论的。例如，层501a、501b被键合以形成键合界面层410b。逻辑电路408的高度是h1，如所示出的。支撑结构502然后从逻辑电路408脱离键合。

现在参考图5c，各种导电结构或互连结构513、415等在逻辑电路408中形成。一些导电结构包括沉积在穿过键合界面层410b延伸的通孔(诸如导电结构415)内的导电材料(诸如金属)。例如，因为互连结构415在键合界面层410b的形成之后形成，在互连结构415中没有偏移或未对准，如在截面427的放大视图中所示出的。

逻辑电路408包括阵列404b与其键合的逻辑电路408的表面相对的表面515(例如，表面515附着到图5a中的支撑衬底502)。一些互连结构具有相邻于逻辑电路408的表面515或穿过逻辑电路408的表面515暴露的端部。在一个示例实施方式中，通过穿过表面515接近逻辑电路408来形成互连结构415、513。在一个示例实施方式中，各种金属化层级、通孔、互连结构在逻辑电路408内形成，导致逻辑电路408的高度的增加。例如，在图5a-5b中，逻辑电路408的高度是h1，而在互连结构的形成之后，高度在图5c中增加到h2。

现在参考图5d，层510c在逻辑电路408的表面515上形成，其中，层510c类似于图2a的层211。在图5d中还示出了阵列404a，层501d在要键合到逻辑电路408的表面上形成。阵列404a可以由支撑衬底552支撑，支撑衬底552可以例如是晶圆(例如，如果支撑阵列404a的晶圆还没有被切割)。

层510d类似于图2a的层211。阵列404a的高度是h3，如图5d所示出的。注意，为了说明清楚的目的，在图5d中(或在一些随后的附图中)没有标记在图4中标记的阵列404a的一些部件。

现在参考图5e，逻辑电路408与阵列404a键合，例如，如关于图2b所讨论的，且支撑衬底552从阵列404a脱离键合。例如，层501c、501d被键合以形成键合界面层410a。

现在参考图5f，例如，使用深通孔刻蚀在阵列404a中形成互连结构411、413。例如，穿过阵列404a和键合界面层410a延伸的深贯穿通孔被形成，并被填充有导电材料(系统金属)以形成互连结构411、413。在示例中，这样的贯穿通孔在逻辑电路408的相应互连结构513之上形成(其中，互连结构513在图5c中形成)，使得在通孔内的导电材料和互连结构513组合地形成互连结构413。

此外，各种金属化层级、各种端子(例如，诸如wl连接端子457a、sdg连接端子461a等)等在阵列404a的顶部附近形成，例如,该顶部延伸阵列404a的高度。例如，图5f中的阵列404a具有比图5e中的阵列404a的高度h3大的高度h4。也就是说，在阵列404a与逻辑电路408键合之后，形成阵列404a的至少截面。图5f的所得到的结构400类似于图4的结构400。

因此，在图4和5a-5e中，使用熔融键合来键合结构400的阵列404b和逻辑电路408，以及也使用熔融键合来键合逻辑电路408和阵列404a。因此，在相应的部件被键合之后，形成穿过键合界面层410延伸的互连结构。然而，在另一示例实施方式中，在结构400中的一个或两个键合可以是混合键合(例如，如关于图3a-3c所讨论的)。在这样的实施方式中，穿过层501a、501b和/或层501c、501d预先形成互连结构，以及混合键合将相应的互连结构键合起来。

图6示出了根据一些实施方式的包括存储器阵列604和逻辑电路608的存储器结构600(也被称为结构600)的横截面视图，其中，键合界面层610插在存储器阵列604和逻辑电路608之间。

在示例中，图6的存储器阵列604至少部分地类似于图4的存储器阵列404a，且因此在这两个存储器阵列中的相似部件使用相似的标记被标记，以及也不详细地讨论在图6的存储器阵列604内的单独部件。在示例中，图6的逻辑电路608至少部分地类似于图4的逻辑电路408，且因此在这两个逻辑电路中的相似部件使用相似的标记被标记，以及也不详细地讨论在图6的逻辑电路608内的单独部件。

在图4中，逻辑电路408插在两个阵列404a、404b之间。相反，图6的逻辑电路608键合到单个阵列604。在示例中，使用熔融键合来执行在逻辑电路608和阵列604之间的键合，从而形成键合界面610(例如,其类似于图4的键合界面410)。在衬底679上形成逻辑电路408。

图7a、7b和7c共同示出了根据一些实施方式的用于形成包括存储器阵列(例如，存储器阵列604)和逻辑电路(例如，图6的逻辑电路608)的存储器结构(诸如图6的存储器结构600)的方法，其中，键合界面层(例如，键合界面层610)在存储器阵列和逻辑电路之间。

参考图7a，示出了在衬底679上的逻辑电路608。层501b(类似于图2a的层211)沉积在逻辑电路608上。还示出了可以类似于图5d的阵列404a的阵列604。逻辑电路408和阵列604在图7a中还没有键合。

现在参考图7b，阵列604使用熔融键合与逻辑电路608键合，如关于图5e所讨论的。因此，键合界面层610由于层501a、501b的键合而形成。

现在参考图7c，例如使用深通孔刻蚀在阵列604中形成互连结构411、413，如关于图5e所讨论的。此外，各种金属化层级、各种端子(例如，诸如wl连接端子457a、sdg连接端子461a等)等在阵列604的顶部附近形成，例如,该顶部延伸阵列604的高度。例如，图7c中的阵列604具有比图7b中的阵列604的高度h3大的高度h4，例如，如关于图5e所讨论的。图7c的所得到的结构为图6的结构600。

图8示出了根据一些实施方式的包括第一存储器阵列804a、第二存储器阵列804b和逻辑电路808的存储器结构800(也被称为结构800)的横截面视图，其中，键合界面层810插在第二存储器阵列804b和逻辑电路608之间，而没有任何这样的键合界面层在第一存储器阵列804a和逻辑电路808之间。

在示例中，图8的存储器阵列804a、804b分别至少部分地类似于图4的存储器阵列404a、404b，且因此在这两个图中的存储器阵列内的相似部件使用相似的标记被标记，以及也不详细地讨论在图8的存储器阵列804a、804b内的单独部件。在示例中，图8的逻辑电路808至少部分地类似于图4的逻辑电路408，且因此在这两个逻辑电路中的相似部件使用相似的标记被标记，以及也不详细地讨论在图8的逻辑电路808内的单独部件。

在一个示例实施方式中，图8的逻辑电路808至少部分地连同存储器阵列804a的形成一起被形成。也就是说，逻辑电路808与存储器阵列804a键合，更确切地，逻辑电路808与存储器阵列804a在原位置处形成，如又将在本文更详细地讨论的。因此，阵列804a和逻辑电路808在单个裸片中形成，而阵列804b在不同的裸片中形成。

在一个示例实施方式中，存储器阵列804a和逻辑电路808的组合经由键合界面层810键合到存储器阵列804b。键合界面层810至少部分地类似于图4的键合界面层410。

如又在本文更详细地讨论的，层815在键合界面层810和逻辑电路808之间。在示例中，键合界面层810实质上从侧壁403n延伸到侧壁403m，以及层815也实质上从侧壁403n延伸到侧壁403m。例如，层815实质上覆盖逻辑电路808的底表面(例如，覆盖底表面的大于90％、或大于95％或大于99％)，且键合界面层810实质上覆盖层815的底表面。在示例中，层815包括硅(例如，晶体硅)。在示例中，层815是在其上形成阵列804a和逻辑电路808的组合的晶圆或衬底的残余物，如又更详细地讨论的。

图9a、9b、9c和9d共同示出了根据一些实施方式的用于形成包括第一存储器阵列(例如，阵列804a)、第二存储器阵列(例如，阵列804b)和逻辑电路(例如，逻辑电路808)的存储器结构(诸如图8的存储器结构800)的方法，其中，键合界面层(例如，键合界面层810)插在第二存储器阵列和逻辑电路之间，没有任何这样的键合界面层在第一存储器阵列和逻辑电路之间。

参考图9a，示出了在晶圆915(诸如硅晶圆)上形成的阵列804a和逻辑电路808的组合。

现在参考图9b，临时载体晶圆919附着到阵列804a和逻辑电路808的组合的顶表面(例如，其中阵列804a和逻辑电路808的组合的相对的底表面具有附着在其上的晶圆915)。随后，晶圆915被抛光或以另外的方式减薄以减小晶圆915的高度，从而形成层815。例如在图9a中，晶圆915的原始高度是hw1，以及晶圆915被减薄，使得图9b中的层815的高度是hw2，其中hw2小于hw1。在示例中，层815的高度hw2在7微米到10微米的范围内。

现在参考图9c，层901a沉积在层815的底表面上。此外，在图9c中示出了阵列804b，层901b沉积在阵列804b的顶表面上。层901a、901b类似于图5a的层501。

在层901a的沉积之后(以及在键合过程之前)，通孔穿过层901a、815而形成，并被填充有导电材料(诸如金属)以形成穿过层901a、815的互连结构915a。从底表面(例如，从层901a的被暴露的表面)接近阵列804a和逻辑电路808的组合，同时形成互连结构915a的通孔。

类似地，在层901b的沉积之后，通孔穿过层901b形成，并被填充有导电材料(诸如金属)以形成穿过层901b的互连结构915b。从顶表面(例如，从层901a的被暴露的表面)接近阵列804b，同时形成互连结构915b的通孔。

因此，层901a和901b中的每一者具有开口，穿过开口暴露相应的互连结构915a、915b的顶端(例如，类似于关于图3a-3b所讨论的)。例如，穿过层901a和层901a的底表面暴露的互连结构915a的顶端的导电材料是齐平的或共面的。例如，层901a的底表面被抛光到穿过层901a暴露的互连结构915a的顶端，且层901a的底表面是齐平的或共面的。类似地，穿过层901a和层901a的底表面暴露的互连结构915b的顶端的导电材料是齐平的或在同一水平处，即，共面的。

现在参考图9d，层901a和901b被键合以形成键合界面层810。在键合过程期间，两个相应的互连结构915a、915b也被键合或以另外方式接触，以形成公共互连结构415。因此，键合是在层901a、901b之间，以及相应地在互连结构915a、915b的相应互连结构之间，如关于图3a-3b所讨论的，图9d的键合是混合键合。也如关于图3a-3b所讨论的，在图9d中的互连结构415的两个截面中存在未对准或偏移，这在截面427的放大视图中示出。虽然图9d示出了穿过层810的通孔到通孔键合(例如，如关于图3a-3b所讨论的)，还可以存在穿过层810的通孔到线键合(例如，如关于图3c所讨论的)。图9d的所得到的结构为图8的结构800。

图10示出了根据本公开内容的一个或多个实施方式的利用本文所公开的集成存储器结构实现的示例计算系统。如可看到的，计算系统2000容纳母板2002。母板2002可以包括多个部件，包括但不限于处理器2004和至少一个通信芯片2006，每个通信芯片2006可以物理和电气地耦合到母板2002或否则集成在其中。如将认识到的是，母板2002可以是例如任何印刷电路板，不管是主板、安装在主板上的子板或系统2000的唯一板等。

根据其应用，计算设备2000可以包括可以或可以不物理地和电气地耦合到母板2002的一个或多个其它部件。这些其它部件可以包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom、闪速存储器(诸如3dnand闪速存储器))、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(gps)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(诸如硬盘驱动器、光盘(cd)、数字通用盘(dvd)等)。在一些实施方式中，多种功能可以集成到一个或多个芯片内(例如，注意，通信芯片2006可以是处理器2004的部分或以其它方式集成到处理器2004内)。

被包括在计算系统2000中的任何存储器(诸如任何闪速存储器(例如，3dnand闪速存储器))可以包括与逻辑电路键合的一个或多个存储器阵列，如在本文所讨论的。在一个示例中，逻辑电路插在两个存储器阵列之间并在两个存储器阵列当中被共享，如在本文所讨论的。

通信芯片2006实现用于数据往返计算系统2000的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经由非固体介质的经调制电磁辐射来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不指示相关联的设备不包含任何电线，虽然在一些实施方式中它们可以不包含电线。通信芯片2006可以实现多种无线标准或协议中的任一者，包括但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、长期演进(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物以及被指定为3g、4g、5g和更高代的任何其它无线协议。计算系统2000可以包括多个通信芯片2006。例如，第一通信芯片2006可以专用于较短距离无线通信(诸如wi-fi和蓝牙)，而第二通信芯片2006可以专用于较长距离无线通信(诸如gps、edge、gprs、cdma、wimax、lte、ev-do等)。

计算系统2000的处理器2004包括封装在处理器2004内的集成电路裸片。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。

通信芯片2006还可以包括封装在通信芯片2006内的集成电路裸片。如将按照本公开内容所认识到的是，注意，多标准无线能力可以直接集成到处理器2004内(例如，其中任何芯片2006的功能集成到处理器2004内，而不是具有单独的通信芯片)。进一步注意到的是，处理器2004可以是具有这样的无线能力的芯片组。简而言之，可以使用任何数量的处理器2004和/或通信芯片2006。同样，任一个芯片或芯片组可以具有集成在其中的多个功能。

在各种实现方式中，计算系统2000可以是膝上型计算机、上网本、笔记本、智能电话、平板计算机、个人数字助理(pda)、超移动pc、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、数字视频记录器或处理数据或使用一个或多个集成电路结构或设备的任何其它电子设备，如在本文多方面地描述的。

另外的示例实施方式

按照本公开内容和下面的示例，很多变形和配置将是显而易见的。

示例1.一种集成电路存储器，其包括：存储器阵列，其包括多个存储器单元；逻辑电路；以及层，其包括硅并具有至少3000埃的厚度，该层在存储器阵列和逻辑电路之间。

示例2.根据示例1所述的集成电路存储器，其中：存储器阵列包括第一侧壁和相对的第二侧壁；以及该层从第一侧壁延伸到第二侧壁。

示例3.根据示例1-2中的任一项所述的集成电路存储器，其中，该层还包括氧或氮中的至少一者。

示例4.根据示例1-3中的任一项所述的集成电路存储器，其中，逻辑电路包括地址解码器、缓冲器、字线驱动器、位线驱动器、感测放大器、分压器、电荷泵和/或数字逻辑块中的一者或多者。

示例5.根据示例1-4中的任一项所述的集成电路存储器，其中，逻辑电路包括：在5伏特(v)到30v的范围内的第一电压处操作的第一一个或多个晶体管；以及在0.9v到5v的范围内的第二电压处操作的第二一个或多个晶体管。

示例6.根据示例1-5中的任一项所述的集成电路存储器，其中，逻辑电路包括互补金属氧化物半导体(cmos)逻辑。

示例7.根据示例1-6中的任一项所述的集成电路存储器，其中，存储器阵列被包括在第一裸片中，该第一裸片键合到包括逻辑电路的第二裸片。

示例8.根据示例7所述的集成电路存储器，其中，该层是在第一裸片和第二裸片之间的键合界面层。

示例9.根据示例1-8中的任一项所述的集成电路存储器，其中，存储器阵列是第一存储器阵列，该层是第一层，集成电路存储器还包括：第二存储器阵列，其中，逻辑电路在第一和第二存储器阵列之间；以及第二层，其包括硅并具有至少3000埃的厚度，第二层在第二存储器阵列和逻辑电路之间。

示例10.根据示例9所述的集成电路存储器，其中：第一存储器阵列被包括在第一裸片中，该第一裸片键合到包括逻辑电路的第二裸片；第二存储器阵列被包括在键合到第二裸片的第三裸片中；第一层是在第一裸片和第二裸片之间的第一键合界面层；第二层是在第三裸片和第二裸片之间的第二键合界面层；以及逻辑电路的一个或多个逻辑部件由第一和第二存储器阵列共享。

示例11.根据示例1-10中的任一项所述的集成电路存储器，其中，存储器阵列是第一存储器阵列，集成电路存储器还包括第二存储器阵列，其中：第一存储器阵列和逻辑电路被包括在第一裸片中；第二存储器阵列被包括在键合到第一裸片的第二裸片中；该层是在第一裸片和第二裸片之间的键合界面层；以及逻辑电路在第一和第二存储器阵列之间，以及逻辑电路的一个或多个逻辑部件由第一和第二存储器阵列共享。

示例12.根据示例1-8中的任一项所述的集成电路存储器，其中，该层是第一层，集成电路存储器还包括：与第一层直接接触的第二层，第二层包括硅，第二层在成分上不同于第一层。

示例13.根据示例12所述的集成电路存储器，还包括：穿过第一层和第二层延伸的互连结构，其中，互连结构具有穿过第二层和第一层的第一截面延伸的第一部分以及穿过第一层的第二截面延伸的第二部分，并且其中，互连结构的第一部分相对于互连结构的第二部分偏移。

示例14.根据示例12-13中的任一项所述的集成电路存储器，其中：第一层的长度和宽度实质上分别类似于第二层的长度和宽度。

示例15.根据示例12-13中的任一项所述的集成电路存储器，其中：存储器阵列包括第一侧壁和相对的第二侧壁；以及第一层和第二层中的每一者从第一侧壁延伸到第二侧壁。

示例16.根据示例12-13中的任一项所述的集成电路存储器，其中：第二层具有在7微米到10微米的范围内的厚度。

示例17.根据示例1-16中的任一项所述的集成电路存储器，其中，存储器阵列是闪速存储器阵列。

示例18.根据示例1-17中的任一项所述的集成电路存储器，其中，存储器阵列是三维(3d)nand闪速存储器阵列。

示例19.一种母板，其中，根据示例1-18中的任一项所述的集成电路存储器附着到母板。

示例20.一种计算系统，其包括根据示例1-19中的任一项所述的集成电路存储器。

示例21.一种集成电路存储器，其包括：第一裸片，其包括第一存储器阵列；第二裸片，其包括第二存储器阵列；第三裸片，其包括逻辑电路，逻辑电路包括多个逻辑部件，第三裸片在第一和第二裸片之间；第一键合界面，其将第一裸片键合到第三裸片；以及第二键合界面，其将第二裸片键合到第三裸片。

示例22.根据示例21所述的集成电路存储器，其中：第一和第二键合界面中的至少一者包括硅和氧，并具有至少3000埃的厚度。

示例23.根据示例21-22中的任一项所述的集成电路存储器，其中：第一和第二键合界面中的至少一者包括硅和氮，并具有至少3000埃的厚度。

示例24.根据示例21-23中的任一项所述的集成电路存储器，其中：第一裸片具有面向第三裸片的第二表面的第一表面；以及第一键合界面实质上在第一裸片的整个第一表面上。

示例25.根据示例21-24中的任一项所述的集成电路存储器，其中：第一键合界面实质上在第三裸片的整个第二表面上。

示例26.根据示例21-25中的任一项所述的集成电路存储器，其中，多个逻辑部件包括地址解码器、缓冲器、字线驱动器、位线驱动器、感测放大器、分压器、电荷泵和/或数字逻辑块中的一者或多者。

示例27.根据示例21-26中的任一项所述的集成电路存储器，其中，多个逻辑电路包括：在5伏特(v)到30v的范围内的第一电压处操作的第一一个或多个晶体管；以及在0.9v到5v的范围内的第二电压处操作的第二一个或多个晶体管。

示例28.根据示例21-27中的任一项所述的集成电路存储器，其中，第一和第二存储器阵列是三维(3d)闪速存储器阵列，以及逻辑部件包括互补金属氧化物半导体(cmos)逻辑部件。

示例29.根据示例21-28中的任一项所述的集成电路存储器，其中，第一和第二存储器阵列是三维(3d)nand闪速存储器阵列。

示例30.一种母板，其中，根据示例21-29中的任一项所述的集成电路存储器附着到母板。

示例31.一种计算系统，其包括根据示例21-30中的任一项所述的集成电路存储器。

示例32.一种集成电路存储器，其包括：第一裸片，其包括第一存储器阵列和逻辑电路；第二裸片，其包括第二存储器阵列；以及键合界面，其将第一裸片键合到第二裸片，其中，逻辑电路在第一和第二存储器阵列之间，其中，逻辑电路的一个或多个逻辑部件由第一和第二存储器阵列共享。

示例33.根据示例32所述的集成电路存储器，其中，第一和第二存储器阵列是三维(3d)nand闪速存储器阵列。

示例34.一种母板，其中，根据示例32-33中的任一项所述的集成电路存储器附着到母板。

示例35.一种计算系统，其包括根据示例32-34中的任一项所述的集成电路存储器。

示例36.一种形成集成闪速存储器结构的方法，该方法包括：在存储器阵列的表面上形成具有第一层的存储器阵列；在逻辑电路的表面上形成具有第二层的逻辑电路；以及使用第一层和第二层来键合存储器阵列和逻辑电路。

示例37.根据示例36所述的方法，还包括：在键合存储器阵列和逻辑电路之后，形成穿过键合界面的通孔，键合界面在存储器阵列和逻辑电路之间形成；以及在通孔内沉积金属材料。

示例38.根据示例36所述的方法，还包括：在键合存储器阵列和逻辑电路之前，形成穿过第一层延伸的第一导电结构和穿过第二层延伸的第二导电结构，其中，在键合存储器阵列和逻辑电路之后，第一导电结构和第二导电结构被键合以形成集成导电结构。

示例39.根据示例38所述的方法，其中，在集成导电结构内，第一导电结构相对于第二导电结构未对准。

示例40.根据示例39所述的方法，其中，第一导电结构是包括导电材料的第一通孔或第一导电线中的一者，以及第二导电结构是包括导电材料的第二通孔或第二导电线中的一者。

示例41.根据示例38-40中的任一项所述的方法，其中：在键合存储器阵列和逻辑电路之前，第一导电结构穿过要与第二层键合的第一层的第一表面被暴露，以及第一导电结构的顶端与第一表面齐平；以及在键合存储器阵列和逻辑电路之前，第二导电结构穿过要与第一层键合的第二层的第二表面被暴露，以及第二导电结构的顶端与第二表面齐平。

示例42.根据示例36-41中的任一项所述的方法，其中，存储器阵列是第一存储器阵列，该方法还包括：在第二存储器阵列的表面上形成具有第三层的第二存储器阵列；在逻辑电路的另一表面上形成第四层；以及使用第三层和第四层来键合第二存储器阵列和逻辑电路。

示例43.根据示例42所述的方法，其中，逻辑电路在第一和第二存储器阵列之间。

示例44.根据示例36所述的方法，其中：存储器阵列是第一存储器阵列；键合第一存储器阵列和逻辑电路包括键合第一层和第二层，以形成键合界面层；形成逻辑电路包括形成逻辑电路连同形成第二存储器阵列，使得键合界面层在逻辑电路和第二存储器阵列之间；以及键合第一存储器阵列和逻辑电路包括将第一存储器阵列与逻辑电路和第二存储器阵列的组合键合。

为了说明提出了前述详细描述。意图不是无遗漏的或将本公开内容限制到所描述的精确形式。按照本公开内容，很多修改和变化是可能的。因此意图是本申请的范围不被这个详细描述限制，但更确切地由所附权利要求限制。要求本申请的优先权的未来提交的申请可以用不同的方式要求所公开的主题，并可以通常包括如多方面地公开或以另外方式在本文展示的一个或多个限制的任何集合。