显示面板、阵列基板及其制作方法与流程

本申请涉及一种显示技术领域，特别涉及一种显示面板、阵列基板及其制作方法。

背景技术：

随着显示面板的技术发展，低温多晶硅(lowtemperaturepoly-silicon,ltps)薄膜晶体管阵列基板日益普及，并且逐渐取代非晶硅(amorphoussilicon,a-si)薄膜晶体管阵列基板。虽然非晶硅薄膜晶体管阵列基板仅仅需要4至5道光罩即可完成制程，但是由于低温多晶硅薄膜晶体管阵列基板具有较高的迁移率以及较佳的电性表现，因此逐渐成为主流，广泛应用于小尺寸、高分辨率的显示面板。但由于低温多晶硅薄膜晶体管阵列基板的制程复杂，基本需要9至12道光罩制程才可以完成，导致成本上升及竞争力的下降。

请参照图1，图1为现有的低温多晶硅薄膜晶体管阵列基板10的示意图。所述低温多晶硅薄膜晶体管阵列基板10的制作方法包括以下步骤：

步骤s10：提供一衬底基板101。

步骤s11：在所述衬底基板101上依次形成遮光层102、缓冲层103以及有源层104，其中通过第一光罩形成所述遮光层102，通过第二光罩形成所述有源层104。

步骤s12：通过第三光罩在所述有源层104上形成源极及漏极的重掺杂。

步骤s13：在所述有源层104上形成栅极绝缘层105，并且通过第四光罩在所述栅极绝缘层105上形成栅极电极106，接着以所述栅极电极106作为硬光罩对所述有源层104进行所述源极/漏极的轻掺杂。

步骤s14：在所述栅极电极106上形成层间绝缘层107。

步骤s15：通过第五光罩在所述栅极绝缘层105与所述层间绝缘层107开设第一过孔108，所述第一过孔108的位置分别与所述源极及所述漏极的位置对应，并且以第六光罩形成源极电极109a与漏极电极109b。

步骤s16：在所述层间绝缘层107、源极电极109a和漏极电极109b上沉积绝缘层，并进行磨平，以形成上表面平坦的平坦层1010，并且通过第七光罩在所述平坦层1010对应所述漏极电极109b的位置上开设有第二过孔1011，此时所述漏极电极109b露出。

步骤s17：在所述平坦层1010上通过第八光罩形成作为公用电极的第一透明导电层1012。

步骤s18：在所述平坦层1010以及所述第一透明导电层1012上形成钝化层1013，并且通过第九光罩在对应所述漏极电极109b的位置上开设有第三过孔1014，使得所述漏极电极109b再次露出。

步骤s19：在所述钝化层1013上通过第十光罩形成作为像素电极的第二透明导电层1015。

现有技术中，平坦层1010的厚度较厚，需要两道或两道以上的蚀刻制程(使用两道或两道以上光罩)在其上形成过孔。

基于上述，形成所述低温多晶薄膜晶体管阵列基板10需要有10道光罩制程，若要进一步地将触碰电极(touchpanel,tp)集成于所述低温多晶硅薄膜晶体管阵列基板10中，则需要再多一道光罩制程形成开孔作连接。也就是说，于现有技术中形成低温多晶薄膜晶体管阵列基板基本需要有11道光罩制程。

因此，为了能够降低制作低温多晶硅薄膜晶体管阵列基板的成本，有必要提供一种显示面板、阵列基板及其制作方法，以解决现有技术的问题。

技术实现要素：

本发明的目的在于提供一种显示面板、阵列基板及其制作方法，以解决低温多晶硅薄膜晶体管阵列基板需要由多道光罩制程制作，造成成本上升的问题。

为实现上述目的，本发明第一方面提供一种阵列基板，其包括：

薄膜晶体管元件，其包括栅极电极、源极电极和漏极电极；

界面层，覆盖所述源极电极和所述漏极电极；

第一透明导电层，形成于所述界面层上；

钝化层，形成于所述界面层和所述第一透明导电层上；以及

第二透明导电层，形成于所述钝化层上，

其中所述界面层和所述钝化层在对应所述漏极电极的位置上开设有第一过孔，所述钝化层在对应所述第一透明导电层的一部分的位置上开设有第二过孔，所述第一透明导电层通过所述第一过孔和所述第二过孔与所述漏极电极电连接。

进一步地，所述第二透明导电层包括漏极电极连接区及导电区，所述漏极电极连接区和所述导电区之间形成狭缝电性断开。

进一步地，所述第一过孔和所述第二过孔在所述漏极电极连接区中以所述第二透明导电层的材料填充。

进一步地，所述狭缝设置在所述源极电极及所述漏极电极于垂直方向上的投影与所述第二透明导电层重叠区域的外围。

进一步地，所述薄膜晶体管元件为n型金氧半导体晶体管。

进一步地，所述第一透明导电层为像素电极，所述第二透明导电层为共用电极。

进一步地，所述薄膜晶体管阵列基板更包括有触控电极，由所述界面层所覆盖，其中所述界面层和所述钝化层在对应所述触控电极的位置上开设有第三过孔，所述触控电极通过所述第三开孔与所述第二透明导电层电连接。

进一步地，所述界面层的厚度0.1微米至0.5微米。

进一步地，所述薄膜晶体管元件包括：

有源层；

栅极绝缘层，覆盖所述有源层；

所述栅极电极，形成于所述栅极绝缘层上；

层间绝缘层，覆盖所述栅极电极以及所述栅极绝缘层；

所述源极电极与所述漏极电极，形成于所述层间绝缘层上，所述源极电极与所述漏极电极分别与形成在所述有源层上的源极与漏极对应电连接设置。

本发明第二方面提供一种阵列基板的制作方法，其包括以下步骤：

形成薄膜晶体管元件，其包括栅极电极、源极电极和漏极电极；

形成界面层，以覆盖所述源极电极和所述漏极电极；

在所述界面层上形成第一透明导电层；

在所述界面层和所述第一透明导电层上形成钝化层；

对所述界面层和所述钝化层开设第一过孔，所述第一过孔位于对应所述漏极电极的位置；

对所述钝化层开设第二过孔，所述第二过孔位于对应所述第一透明导电层的一部分的位置；以及

在所述钝化层上形成第二透明导电层，

其中所述第一透明导电层通过所述第一过孔和所述第二过孔与所述漏极电极电连接。

进一步地，所述形成薄膜晶体管元件的步骤包括有：

形成有源层；

形成栅极绝缘层，以覆盖所述有源层；

形成所述栅极电极，并且通过所述栅极电极作为硬光罩，在所述有源层上形成具有掺杂的源极与漏极；

在所述栅极绝缘层上形成层间绝缘层，以覆盖所述栅极电极和所述栅极绝缘层；以及

对所述栅极绝缘层和所述层间绝缘层在分别对应所述源极与所述漏极的位置上开设源极/漏极过孔；

在所述层间绝缘层上形成所述源极电极和所述漏极电极，并且通过所述源极/漏极过孔分别与所述源极和所述漏极电连接。

进一步地，在所述第二透明导电层形成有漏极电极连接区及导电区，所述漏极电极连接区和所述导电区之间形成狭缝电性断开。

进一步地，所述第一过孔和所述第二过孔在所述漏极电极连接区中以所述第二透明导电层的材料填充。

进一步地，所述狭缝形成于所述源极电极及所述漏极电极于垂直方向上的投影与所述第二透明导电层重叠区域的外围。

进一步地，在形成所述源极电极与所述漏极电极的同时，还形成有触控电极，所述触控电极由所述界面层所覆盖，其中所述界面层和所述钝化层在对应所述触控电极的位置上开设有第三过孔，所述触控电极通过所述第三开孔与所述第二透明导电层电连接。

进一步地，所述界面层的厚度0.1微米至0.5微米。

本发本发明第三方面提供一种显示面板，其特征在于，所述显示面板包括上述任一项所述的阵列基板。

本发明通过将现有技术中的平坦层以界面层取代，并以栅极再蚀刻制程使用一道光罩形成源极与漏极的重掺杂与轻掺杂，以及搭配本发明所述的阵列基板的结构，通过在界面层和钝化层上使用一道光罩同时开设深浅孔的方式，将形成低温多晶硅薄膜晶体管阵列基板所需要使用到的光罩减少至8道，有效降低生产材料成本及光罩成本。进一步地，本发明更提出解决因为界面层的取代而造成的寄生电容的技术方案。可见，本发明具有高度的实用性与利用性，相较于现有技术，其优势十分明显。

附图说明

图1为现有的低温多晶硅薄膜晶体管阵列基板的示意图。

图2为根据本发明提供的阵列基板的示意图。

图3为根据本发明提供的阵列基板的制作方法流程图。

图4a-4f为根据本发明提供阵列基板的制作方法中各步骤的示意图。

具体实施方式

为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并对本发明作进一步地详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，本发明说明书所使用的词语“实施例”意指用作实例、示例或例证，并不用于限定本发明。

本发明提供一种显示面板、阵列基板及其制作方法，其具有减少制备低温多晶硅薄膜晶体管阵列基板所需的光罩数量以及降低生产成本的功效。为了方便理解本发明，本发明的阵列基板可以为低温多晶硅(lowtemperaturepoly-silicon,ltps)薄膜晶体管阵列(thinfilmtransistorarray,tftarray)基板。

请参照图2，图2为根据本发明提供的阵列基板20的示意图。本发明的阵列基板20包括有衬底基板201，以及依次形成于所述衬底基板201上的遮光层202、缓冲层203、有源层204、栅极绝缘层205、栅极电极206、层间绝缘层207、源极电极209a与漏极电极209b、界面(interfacial,il)层2010、第一透明导电层2011、钝化层2012、以及第二透明导电层2014，其中在所述栅极绝缘层205与所述层间绝缘层207对应所述源极与所述漏极的位置上分别开设有源极/漏极过孔208，并且所述源极电极209a与所述漏极电极209b通过所述源极/漏极过孔208分别与所述有源层204上的源极与漏极电连接，所述界面层2010与所述钝化层2012在对应所述漏极电极209b的位置上开设有第一过孔2013a，所述钝化层2012在对应所述第一透明导电层2011的一部分的位置上开设有第二过孔2013b，并且所述第一透明导电层2011通过所述第一过孔2013a和所述第二过孔2013b与所述漏极电极209b电连接。

在本实施例中，所述第一透明导电层2011作为本发明的像素电极(pixelelectrode)，所述第二透明导电层2014作为本发明的共用电极。为了方便说明，下文以“像素电极”以及“共用电极”来称乎并作说明。

在本实施例中，衬底基板201的材料可以是玻璃基板或是树酯基板，遮光层202的材料可以是由黑色金属材料所制成，本发明并不做具体地限定。

在本实施例中，缓冲层203由两层绝缘材料所形成。具体地，先沉积一层氮化物(sinx)薄膜203a于衬底基板201上，用以隔离衬底基板201中的金属原子扩散至形成于缓冲层203上的有源层204，避免对有源层204造成电性影响。然而，所述氮化物薄膜203a与有源层204的晶格并无法匹配(latticemismatch)，因此为了避免晶格对有源层204造成不必要的晶格缺陷(latticedefect)，于所述氮化物层203a上会再沉积一层氧化物(siox)薄膜203b，避免晶格缺陷的问题。进一步地，缓冲层203制备完成后可以进行退火(anneal)处理，以优化缓冲层203的质量。于另一实施例中，缓冲层203可以是由单层绝缘材料(例如氧化物薄膜)所形成。可以理解的是，缓冲层203的材料以及结构不应用以限制本发明。

在本实施例中，为了提高载子迁移率(carriermobility)，本发明优选地通过准分子激光退火(excimer-laserannealing,ela)将有源层204的晶象从非晶硅(amorphoussilicon,a-si)转变为多晶硅。具体地，有源层204可以通过电浆化学气象沉积(pecvd)的方式将非晶硅薄膜沉积在缓冲层203上，再以准分子激光产生高能量的激光脉冲入射到非晶硅薄膜的表面，使其在瞬间接收到极高温的能量而融化，实现将非晶硅转化为多晶硅。于另一实施例中，多晶硅也可以采用固相结晶法(spc)或是金属诱发结晶法(mic)等方式制备而成。可以理解的是，本发明以准分子激光退火为较佳实施方式说明本发明，不应用以限制本发明。

在本实施例中，由于金氧半场效晶体管(mosfet)的的器件尺寸日益缩小，造成器件中的热载流子效应(hotcarriereffect)越来越严重，因此为了提高器件工作的稳定性以及改善器件在负偏压下的漏电流，在低温多晶硅薄膜晶体管阵列基板20会在有源层204沟道中与源极/漏极重掺杂区204a相邻的位置形成轻掺杂漏区(lightlydopeddrain，ldd)204b。本发明通过栅极再蚀刻(re-etching)技术实现源极与漏极的重掺杂以及轻掺杂。具体地，当整面的(blanket)栅极层(未标示)形成于栅极绝缘层205上时，使用一道光罩对所述整面的栅极层进行显影蚀刻，此时将显影蚀刻后的栅极图案(未标示)作为硬光罩，并向有源层204的两端进行n型离子重掺杂(例如磷离子p⁺)，形成源极/漏极重掺杂区204a，接着对所述栅极图案进行再蚀刻，得到栅极电极206，此时于有源层204沟道中与源极/漏极重掺杂区204a相邻未掺杂的区域会露出，接着以栅极电极206作为硬光罩，并向有源层204进行n型离子轻掺杂(例如磷离子p^-)，形成轻掺杂漏区204b，进而完成源极与漏极的重掺杂以及轻掺杂。

于另一实施例中，通过对有源层204使用一道光罩形成具有源极/漏极重掺杂区204a的光阻图案，而后进行n型离子重掺杂，接着移除所述光阻图案后，依次沉积栅极绝缘层205与整面的栅极层(未标示)于缓冲层203上，并且使用另一道光罩对所述栅极层进行显影蚀刻，得到栅极电极206，此时于有源层204沟道中与源极/漏极的重掺杂区204a相邻未掺杂的区域会露出，接着以栅极电极206作为硬光罩，并向有源层204进行n型离子的轻掺杂，形成轻掺杂漏区204b，进而完成源极与漏极的重掺杂以及轻掺杂。

本发明优选地采用栅极再蚀刻技术减少制备源极与漏极的重掺杂及轻掺杂的光罩使用数量，降低生产成本。

在本实施例中，低温多晶硅薄膜晶体管阵列20为一n型金氧半导体晶体管(nmos)。于另一实施例中，低温多晶硅薄膜晶体管阵列20也可以是p型金氧半导体晶体管(pmos)或是互补金氧半导体晶体管(cmos)。进一步地，nmos与pmos的差别在于掺杂于源极区以及漏极区的离子种类，若所述离子种类为n型半导体，则为nmos，若所述离子种类为p型半导体(例如硼离子)，则为pmos，而nmos与pmos则可以共同形成cmos晶体管。本发明以nmos晶体管阵列基板作为优选实施方式，不应以此限定本发明。

在本实施例中，本发明藉由形成于层间绝缘层207上并且覆盖所述源极电极209a与漏极电极209b的界面层2010取代现有技术中的平坦层。由于界面层2010为无机材料以及具有相较于平坦层薄的薄膜厚度，在界面层2010上形成过孔时无须两道或两道以上光罩(或蚀刻制程)，降低光罩数，从而降低生成成本。具体地，界面层2010可以是氮化物材料，并且具有优选地0.1微米至0.5微米的厚度(平坦层约有2微米至3微米的厚度)。然而，虽然平坦层具有较厚的厚度，但其具有降低源极电极209a及漏极电极209b与共用电极2014之间的寄生电容(parasiticcapacitance)的功效。可以理解的是当平坦层被界面层2010取代时，所述寄生电容必然会增加。为了解决此问题，本发明藉由在共用电极2014上形成有狭缝2015，断开于薄膜晶体管中所产生的寄生电容，将寄生电容最大程度地限制在薄膜晶体管的区域内。所述狭缝2015设置在源极电极209a及漏极电极209b于垂直方向上的投影与共用电极2014重叠区域的外围。

进一步地，由于厚度较厚的平坦层被具有较薄厚度的界面层2010取代，因此可以只使用一道光罩即可形成所述第一过孔2013a与所述第二过孔2013b。具体地，使用一道光罩在钝化层2012上形成具有第一过孔2013a的图案与第二过孔2013b的图案的光阻图案，而后进行刻蚀阶段的第一次刻蚀，直至第一过孔2013a刻蚀至界面层2010的上表面以及第二过孔2013b刻蚀至像素电极2011，由此可知所述第一次刻蚀必须选择对钝化层2012的材料容易蚀刻，并且对界面层2010的材料以及像素电极2011的材料不易刻蚀具有高选择比的蚀刻气体。接着进行刻蚀阶段的第二次刻蚀，此时的第二过孔2013b已经形成，不需要再进行刻蚀，而第一过孔2013a则需要再刻蚀至漏极电极209b为止，因此在所述第二次刻蚀必须选择对界面层2010的材料容易蚀刻，并且对像素电极2011的材料以及漏极电极209b的材料不容易蚀刻具有高选择比的蚀刻气体，使得继续形成第一过孔2013a而不影响到第二过孔2013b。可以理解的是，无论选择比高低多寡，都会对薄膜进行蚀刻，仅仅是蚀刻速率的差别而已，因此在具有较薄厚度的界面层2010的情况下，第一过孔2013a与第二过孔2013b的深浅差异不大，相较于刻蚀平坦层具有更多的刻蚀缓冲，这使得在选择蚀刻气体上有更多的选择。也就是说本发明可以在刻蚀缓冲的条件许可下，选择高选择比的刻蚀气体，甚至是中高选择比的刻蚀气体即可达成深浅孔的技术效果。基于上述，所述漏极可以通过所述第一过孔2013a和所述第二过孔2013b与像素电极2011电连接，相较于现有技术需要使用两道光罩进行开孔才可以使漏极与像素电极连接(如背景技术中的第七光罩与第九光罩)，本发明最大程度地减少制作低温多晶硅薄膜晶体管阵列基板所需要的光罩。

在本实施例中，所述共用电极2014包括有漏极电极连接区2016(如图2中的虚线框，所述虚线框仅用以说明，不代表本发明的结构)以及导电区2017，所述漏极电极连接区2016为像素电极2011通过所述第一过孔2013a和所述第二过孔2013b与所述漏极电极209b电连接的区域，所述导电区2017可以当作液晶显示面板中搭配像素电极使得液晶转向的电极或与像素电极2011形成存储电容的电极。可以理解的是，本发明并未对所述导电区2017的用途作进一步地限定。

进一步地，所述漏极电极连接区2016以及所述导电区2017之间形成有狭缝2015，所述狭缝2015用以使所述漏极电极连接区2016以及所述导电区2017电性断开，并且断开于薄膜晶体管中所产生的寄生电容，将寄生电容最大程度地限制在薄膜晶体管的区域内(即漏极电极连接区2016)而不影响到导电区2017。

在本实施例中，所述第一过孔2013a和所述第二过孔2013b在所述漏极电极连接区2016中以所述第二透明导电层2014的材料填充。于另一实施例中，所述第一过孔2013a和所述第二过孔2013b的在所述漏极电极连接区2016中也可以使用与所述第二透明导电层2014不同的材料填充。

在本实施例中，低温多晶硅薄膜晶体管阵列基板20更包括有触控电极209c，其与源极电极209a及漏极电极209b同时形成，并且由界面层2010所覆盖，在界面层2010和钝化层2012对应所述触控电极209c的位置上开设有第三过孔(未标示)，所述触控电极209c通过所述第三开孔与所述共用电极2014电连接。相较于现有技术，本发明不需要额外的光罩即可在制备薄膜晶体管阵列基板的过程中将触控电极209c集成于显示面板中，形成嵌入式(in-cell)的触控显示面板。

请参照图3与图4a-4f，图3为根据本发明提供的阵列基板的制作方法流程图，图4a-4f为根据本发明提供的阵列基板40的制作方法中各步骤的示意图。

所述制作方法包括下面步骤：

步骤s10：提供衬底基板401，并且在所述衬底基板401上依次形成遮光层402、缓冲层403、有源层404、以及栅极绝缘层405，如图4a所示。

在该步骤中，当整面的(blanket)遮光层(未标示)形成于所述衬底基板401上时，通过一道光罩进行显影蚀刻制程，形成遮光层402。

在该步骤中，当整面的有源层(未标示)形成于所述缓冲层403上时，通过一道光罩进行显影蚀刻制程，形成有源层404。另外，为了提高载子迁移率，本发明优选地通过准分子激光退火将有源层的晶象从非晶硅转变为多晶硅。于另一实施例中，多晶硅也可以采用固相结晶法(spc)或是金属诱发结晶法(mic)等方式制备而成。可以理解的是，本发明以准分子激光退火为较佳实施方式说明本发明，不应用以限制本发明。

步骤s20：形成栅极电极406，并且通过所述栅极电极406作为硬光罩，在所述有源层404上形成具有掺杂的源极与漏极，如图4b所示。

在该步骤中，本发明通过栅极再蚀刻(re-etching)技术实现源极与漏极的重掺杂以及轻掺杂。具体地，当所述整面的栅极层(未标示)形成于栅极绝缘层405上时，使用第一光罩对所述整面的栅极层进行显影蚀刻，此时将刻蚀后的栅极图案(未标示)作为硬光罩，并向有源层的两端进行离子重掺杂，形成源极/漏极重掺杂区404a，接着对所述栅极图案进行再蚀刻，得到栅极电极406，此时于有源层404沟道中与所述源极/漏极重掺杂区404a相邻未掺杂的区域会露出，再以所述栅极电极406作为硬光罩，并向有源层404进行离子轻掺杂，形成轻掺杂漏区404b，进而完成源极与漏极的重掺杂以及轻掺杂。本发明优选地采用栅极再蚀刻技术减少制备源极与漏极的重掺杂及轻掺杂的光罩使用数量。

步骤s30：在所述栅极绝缘层405上形成层间绝缘层406，并且对所述栅极绝缘层405和所述层间绝缘层407在分别对应于所述源极与所述漏极的位置上开设源极/漏极过孔408，如图4c所示。

在该步骤中，通过一道光罩在所述层间绝缘层405上形成具有源极/漏极过孔408的光阻图案，并经显影刻蚀制程形成所述源极/漏极过孔408。

步骤s40：在所述层间绝缘层407上形成所述源极电极409a和所述漏极电极409b，并且通过所述源极/漏极过孔408分别与所述源极和所述漏极电连接，如图4d所示。

在该步骤中，当整面的源极/漏极金属层(未标示)形成于所述层间绝缘层407上时，所述整面的源极/漏极金属层会填充于所述源极/漏极过孔408，并且通过一道光罩对所述整面的源极/漏极金属层进行刻蚀制程，形成所述源极电极409a与所述漏极电极409b。

在该步骤中，在对所述整面的源极/漏极金属层进行蚀刻制程时，触控电极409c可以与所述源极电极409a以及所述漏极电极409b同时形成，并且设置于所述层间绝缘层407上，将触控电极集成于显示面板中。

步骤s50：在所述层间绝缘层407上依次形成界面层(interfaciallayer,il)4010、第一透明导电层4011、钝化层4012，并且对所述界面层4010和所述钝化层4012开设第一过孔4013a，对所述钝化层4012开设第二过孔4013b，如图4e所示。

在该步骤中，当整面的第一透明导电层(未标示)形成于所述界面层4010上时，通过一道光罩对所述整面的第一透明导电层进行显影刻蚀制程，形成第一透明导电层4011。

在该步骤中，通过第二光罩在所述钝化层4013上形成第一过孔4013a的光阻图案以及第二过孔4013b的光阻图案，并经显影刻蚀制程形成所述第一过孔4013a与所述第二过孔4013b。本发明可以在蚀刻缓冲的条件许可下，选择高选择比的蚀刻气体，甚至是中高选择比的蚀刻气体达到一道光罩形成深浅孔的技术效果。上述已做详细描述，在此不再赘述。

在该步骤中，由于触控电极409c由界面层4010所覆盖，当在形成所述第一过孔4013a与所述第二过孔4013b时，可以同时使用所述第二光罩在界面层4010对应所述触控电极409c上的位置形成第三过孔。

步骤s60：在所述钝化层4012上形成第二透明导电层4014。

在该步骤中，当整面的第二透明导电层(未标示)形成于所述钝化层4012上时，通过第三光罩对所述整面的第二透明导电层进行显影刻蚀制程，形成第二透明导电层4014。

进一步地，所述第二透明导电层4014包括有漏极电极连接区4016(如图4f中的虚线框，所述虚线框仅用以说明，不代表本发明的结构)以及所述导电区4017，并且其之间形成有狭缝4015，用以使所述漏极电极连接区4016以及所述导电区4017电性断开。并且，为了解决由于平坦层被界面层4010取代而造成寄生电容增加的问题，所述狭缝4015可以断开于薄膜晶体管中所产生的寄生电容，将寄生电容最大程度地限制在薄膜晶体管的区域内(即漏极电极连接区2016)而不影响到导电区2017。

在该步骤中，所述第一过孔4013a和所述第二过孔4013b在所述漏极电极连接区4016中以所述第二透明导电层4014的材料填充。于另一实施例中，所述第一过孔4013a和所述第二过孔4013b的在所述漏极电极连接区4016中也可以使用与所述第二透明导电层4014不同的材料填充。

在该步骤中，所述漏极电极连接区4016、所述导电区4017、以及所述狭缝4015通过所述第三光罩同时形成。

本发明提供的低温多晶硅薄膜晶体管阵列基板的制造方法的其他技术细节可参考上文对低温多晶硅薄膜晶体管阵列基板的描述，在此不再赘述。

综合上述，本发明所提供的低温多晶硅薄膜晶体管阵列基板40仅需要使用8道光罩即可制备而成，具体为遮光层402、有源层404、栅极电极406、源极/漏极过孔408、源极电极409a与漏极电极409b、第一透明导电层4011、第一过孔4013a与第二过孔4013b、以及第二透明导电层4014。

本发明通过将现有技术中的平坦层以界面层取代，并以栅极再蚀刻制程使用一道光罩形成源极与漏极的重掺杂与轻掺杂，以及搭配本发明所述的低温多晶硅薄膜晶体管阵列基板的结构，通过在界面层和钝化层上使用一道光罩同时开设深浅孔的方式，将形成多晶硅薄膜晶体管阵列基板所需要使用到的光罩减少至8道，有效降低生产材料成本及光罩成本。进一步地，本发明更提出解决因为界面层的取代而造成的寄生电容的技术方案。可见，本发明具有高度的实用性与利用性，相较于现有技术，其优势十分明显

虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。