存储器的制造方法与流程

[0001]
本发明涉及半导体制造领域，特别涉及一种存储器的制造方法。


背景技术：

[0002]
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中，存储器是数字电路中的一个重要类型。而在存储器中，近年来快闪存储器(flash memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储信息，且具有集成度高、存储速度快、易于擦除和重写等优点，因此，在微机、自动化控制等多项领域得到了广泛的应用。
[0003]
在现有的存储器的制备方法中，会在衬底上形成多个栅极结构，各栅极结构之间的密度较大，特别的，栅极结构中的控制栅通常位于字线与介质层下方，而在形成栅极结构接触时，通常先采用自对准方法在介质层中形成接触孔，然后在接触孔中形成导电材料层，从而形成接触结构，但由于栅极结构之间的密度较大，而控制栅又位于字线与介质层下方，因此导致采用自对准工艺形成接触孔时其工艺较困难，即导致栅极结构接触形成工艺困难，从而会影响器件的存储密度，不利于提高器件的存储密度。


技术实现要素：

[0004]
本发明的目的在于提供一种存储器的制造方法，以解决栅极接触结构形成困难以及影响器件的存储密度问题。
[0005]
为解决上述技术问题，本发明提供一种存储器的制造方法，包括：
[0006]
提供一衬底，所述衬底上依次形成有栅结构材料层和图形化的掩膜层；
[0007]
以所述图形化的掩膜层为掩膜刻蚀所述栅结构材料层，以形成栅极结构，所述栅极结构包括第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构，所述第一栅极结构与所述第二栅极结构之间具有第一开口，所述第二栅极结构与所述第三栅极结构之间具有第二开口，所述第三栅极结构与所述第四栅极结构之间具有第三开口；
[0008]
形成第一字线、第二字线和源线，所述第一字线填充在所述第一开口中，所述第二字线填充在所述第三开口中，所述源线填充在所述第二开口中，并且所述第一字线的第一端部、所述源线的第一端部和所述第二字线的第一端部均与所述栅极结构的第一端部对齐，所述第一字线的第二端部处暴露出部分所述第一开口的部分底壁，所述第二字线的第二端部处暴露出的所述第三开口的部分底壁，所述源线的第二端部处暴露出所述第二开口的部分底壁；
[0009]
去除部分所述图形化的掩膜层，以暴露出所述第一栅极结构中靠近所述栅极结构的第二端部的部分的顶面、所述第二栅极结构中靠近所述栅结构的第二端部的部分的顶面、所述第三栅极结构中靠近的所述栅极结构的第二端部的部分的顶面和所述第四栅极结构中的靠近所述栅极结构的第二端部的部分的顶面；
[0010]
形成金属硅化物，所述金属硅化物覆盖暴露出的所述第一栅极结构的顶面、暴露
出的所述第二栅极结构的顶面、暴露出的所述第三栅极结构的顶面、暴露出的所述第四栅极结构的顶面、所述第一字线的顶面、所述源线的顶面和所述第二字线的顶面；
[0011]
形成介质层，所述介质层覆盖所述金属硅化物、暴露出的所述第一开口的底壁、暴露出的所述第二开口的底壁和暴露出的所述第三开口的底壁；
[0012]
在所述介质层中形成第一连接层和第二连接层，所述第一连接层和所述第二连接层在第一方向上相间隔，所述第一连接层包括多个第一接触结构，所述第二连接层包括多个第二接触结构，所述第一接触结构与所述第二接触结构在第二方向上间隔交替，其中，所述多个第一接触结构分别对准所述第一栅极结构、所述第二栅极结构、所述第三栅极结构和所述第四栅极结构，所述多个第二接触结构分别对准所述第一字线、所述第二字线和所述源线。
[0013]
可选的，在所述的存储器的制造方法中，所述栅结构材料层包括依次层叠的浮栅层和控制栅层；所述第一栅极结构包括第一浮栅和位于所述第一浮栅上的第一控制栅，所述第二栅极结构包括第二浮栅和位于所述第二浮栅上的第二控制栅，所述第三栅极结构包括第三浮栅和位于所述第三浮栅上的第三控制栅，所述第四栅极结构包括第四浮栅和位于所述第四浮栅上的第四控制栅。
[0014]
可选的，在所述的存储器的制造方法中，所述栅结构材料层还包括一隔离层，所述隔离层位于所述浮栅层与所述控制栅层之间。
[0015]
可选的，在所述的存储器的制造方法中，所述第一栅极结构、所述第二栅极结构、所述第三栅极结构和所述第四栅极结构的形成方法包括：
[0016]
以所述图形化的掩膜层为掩膜刻蚀所述控制栅层，以形成所述第一控制栅、所述第二控制栅、所述第三控制栅和所述第四控制栅，所述第一控制栅与所述第二控制栅之间具有第一凹槽、所述第二控制栅与所述第三控制栅之间具有第二凹槽，所述第三控制栅与所述第四控制栅之间具有第三凹槽，所述第一凹槽、所述第二凹槽和所述第三凹槽均暴露出部分所述浮栅层；
[0017]
形成侧墙，所述侧墙覆盖所述第一控制栅的侧壁、所述第二控制栅的侧壁、所述第三控制栅的侧壁和所述第四控制栅的侧壁，且相邻的两个所述侧墙界定出所述第一开口、所述第二开口和所述第三开口；
[0018]
以所述侧墙为掩膜，刻蚀暴露出的所述浮栅层，以形成所述第一浮栅、所述第二浮栅、所述第三浮栅和所述第四浮栅。
[0019]
可选的，在所述的存储器的制造方法中，所述侧墙包括第一侧墙和覆盖所述第一侧墙的第二侧墙。
[0020]
可选的，在所述的存储器的制造方法中，所述第一侧墙的材质为氧化硅，所述第二侧墙的材质为氮化硅。
[0021]
可选的，在所述的存储器的制造方法中，形成所述第一字线、所述第二字线和所述源线的方法包括：
[0022]
形成第一隧穿氧化层，所述第一隧穿氧化层覆盖所述第一开口的侧壁和底壁；
[0023]
形成第二隧穿氧化层，所述第二隧穿氧化层覆盖所述第二开口的侧壁和底壁；
[0024]
形成第一字线材料层和第二字线材料层，所述第一字线材料层覆盖所述第一隧穿氧化层并填充所述第一开口，所述第二字线材料层覆盖所述第二遂穿氧化层并填充所述第
三开口；
[0025]
形成第三侧墙，所述第三侧墙覆盖所述第二开口的侧壁；
[0026]
以所述第三侧墙为掩膜，对所述第二开口对准的所述衬底执行离子注入工艺，以在所述衬底中形成所述源区；
[0027]
形成源线材料层，所述源线材料层位于所述源区上并填充所述第二开口；
[0028]
刻蚀所述第一字线材料层，以形成所述第一字线；
[0029]
刻蚀所述第二字线材料层，以形成所述第二字线；以及，
[0030]
刻蚀所述源线材料层，以形成所述源线。
[0031]
可选的，在所述的存储器的制造方法中，在形成源线材料层之后，在刻蚀所述第一字线材料层之前，所述半导体器件的制造方法还包括：
[0032]
形成第四侧墙和第五侧墙，所述第四侧墙覆盖所述第一栅极结构远离所述第一字线的侧壁，所述第五侧墙覆盖所述第三栅极结构远离所述第二字线的侧壁；
[0033]
以所述第四侧墙和所述第五侧墙为掩膜，执行离子注入，以在所述第四侧墙远离所述第一栅极结构侧的所述衬底内形成第一漏区，以及在所述第五侧墙远离所述第四栅极结构侧的所述衬底内形成第二漏区。
[0034]
可选的，在所述的存储器的制造方法中，所述金属硅化物还覆盖所述第一漏区和所述第二漏区，多个所述第一接触结构还分别对准所述第一漏区和所述第二漏区。
[0035]
可选的，在所述的存储器的制造方法中，在所述介质层中形成第一连接层和第二连接层的方法包括：
[0036]
在所述介质层中形成贯穿的多个第一接触孔以及多个第二接触孔，多个所述第一接触孔与所述多个第二接触孔在第一方向上相间隔，并且所述第一接触孔与所述第二接触孔在第二方向上间隔交替；
[0037]
形成导电层，所述导电层填充所述多个第一接触孔，以形成所述多个第一接触结构，并且所述导电层填充所述多个第二接触孔，以形成所述多个第二接触结构。
[0038]
在本发明提供的存储器的制造方法中，通过以图形化的掩膜层为掩膜刻蚀栅结构材料层，以形成栅极结构，所述栅极结构包括第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构，所述第一栅极结构与所述第二栅极结构之间具有第一开口，所述第二栅极结构与所述第三栅极结构之间具有第二开口，所述第三栅极结构与所述第四栅极结构之间具有第三开口；形成第一字线、第二字线和源线，所述第一字线填充在所述第一开口中，所述源线填充在所述第二开口中，所述第二字线填充在所述第三开口中,并且所述第一字线的第一端部、所述源线的第一端部和所述第二字线的第一端部均与所述栅极结构的第一端部对齐，所述第一字线的第二端部处暴露出部分所述第一开口的部分底壁，所述第二字线的第二端部处暴露出的所述第三开口的部分底壁，所述源线的第二端部处暴露出所述第二开口的部分底壁；如此，在后续形成第一连接层和第二连接层后所述第一连接层和所述第二连接层在第一方向上相间隔，并可以使第一连接层中的第一接触结构与第二连接层中的第二接触结构间隔交替，从而可以增加第一接触结构与第二接触结构之间的间距，避免第一接触结构与第二接触结构之间击穿。此外，可以较容易的将栅极结构接出，由此可以较容易的提高器件的存储密度。
附图说明
[0039]
图1是本发明实施例提供的存储器的制造方法的流程示意图；
[0040]
图2是本发明实施例提供的存储器的制造方法在其执行步骤s1过程中形成的结构俯视图；
[0041]
图3是图2所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；
[0042]
图4～图9是在本发明提供的存储器的制造方法中形成的结构剖面示意图；
[0043]
图10是本发明提供的存储器的制造方法在其执行步骤s3过程中形成的结构俯视图；
[0044]
图11是图10所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；
[0045]
图12是本发明提供的存储器的制造方法中形成的结构剖面示意图；
[0046]
图13是本发明提供的存储器的制造方法在步骤s3过程中形成的俯视图；
[0047]
图14是图13所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；
[0048]
图15是本发明提供的存储器的制造方法在步骤s4过程中形成的俯视图；
[0049]
图16是图15所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；
[0050]
图17在本发明提供的存储器的制造方法中在其执行步骤s5过程中形成的俯视图；
[0051]
图18是在本发明提供的存储器的制造方法中在其执行步骤s6过程中形成的俯视图；
[0052]
图19是在本发明提供的存储器的制造方法中在其执行步骤s7过程中形成的俯视图；
[0053]
图20是图19所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；
[0054]
图21是图19所示的在本发明提供的存储器的制造方法中形成的结构沿b-b
’
方向的剖面示意图；
[0055]
其中，附图标记说明如下：
[0056]
10-衬底；11-浮栅氧化层；12-浮栅层；13-隔离层；14-控制栅层；15-图形化的掩膜层；101-第一控制栅；102-第二控制栅；103-第三控制栅；104-第四控制栅；105-第一凹槽；106-第二凹槽；107-第三凹槽；108-侧墙；110-第一栅极结构；111-第二栅极结构；112-第三栅极结构；113-第四栅极结构；120-第一开口；121-第二开口；122-第三开口；123-第一浮栅；124-第二浮栅；125-第三浮栅；126-第四浮栅；131-第一隧穿氧化层；132-第二隧穿氧化层；140-第一字线材料层；141-第二字线材料层；142-第三侧墙；143-源区；144-源线材料层；145-第一漏区；146-第二漏区；147-第一字线；148-第二字线；149-源线；150-第四侧墙；151-第五侧墙；152-金属硅化物；160-介质层；161-第一接触结构；162-第二接触结构。
具体实施方式
[0057]
以下结合附图和具体实施例对本发明提出的存储器的制造方法作进一步详细说
明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0058]
请参考图1，其为本发明实施例提供的存储器的制造方法。如图1所示，所述存储器的制造方法包括：
[0059]
步骤s1：提供一衬底，所述衬底上依次形成有栅结构材料层和图形化的掩膜层；
[0060]
步骤s2：以所述图形化的掩膜层为掩膜刻蚀所述栅结构材料层，以形成栅极结构，所述栅极结构包括第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构，所述第一栅极结构与所述第二栅极结构之间具有第一开口，所述第二栅极结构与所述第三栅极结构之间具有第二开口，所述第三栅极结构与所述第四栅极结构之间具有第三开口；
[0061]
步骤s3：形成第一字线、第二字线和源线，所述第一字线填充在所述第一开口中，所述源线填充在所述第二开口中，所述第二字线填充在所述第三开口中，并且所述第一字线的第一端部、所述源线的第一端部和所述第二字线的第一端部均与所述栅极结构的第一端部对齐，所述第一字线的第二端部处暴露出部分所述第一开口的部分底壁，所述源线的第二端部处暴露出所述第二开口的部分底壁，所述第二字线的第二端部处暴露出的所述第三开口的部分底壁；
[0062]
步骤s4:去除部分所述图形化的掩膜层，以暴露出所述第一栅极结构中靠近所述栅极结构的第二端部的部分的顶面、所述第二栅极结构中靠近所述栅结构的第二端部的部分的顶面、所述第三栅极结构中靠近的所述栅极结构的第二端部的部分的顶面和所述第四栅极结构中的靠近所述栅极结构的第二端部的部分的顶面；
[0063]
步骤s5：形成金属硅化物，所述金属硅化物覆盖暴露出的所述第一栅极结构的顶面、暴露出的所述第二栅极结构的顶面、暴露出的所述第三栅极结构的顶面、暴露出的所述第四栅极结构的顶面、所述第一字线的顶面、所述源线的顶面和所述第二字线的顶面；
[0064]
步骤s6：形成介质层，所述介质层覆盖所述金属硅化物、暴露出的所述第一开口的底壁、暴露出的所述第二开口的底壁和暴露出的所述第三开口的底壁；
[0065]
步骤s7：在所述介质层中形成第一连接层和第二连接层，所述第一连接层和所述第二连接层在第一方向上相间隔，所述第一连接层包括多个第一接触结构，所述第二连接层包括多个第二接触结构，所述第一接触结构与所述第二接触结构在第二方向上间隔交替，其中，所述多个第一接触结构分别对准所述第一栅极结构、所述第二栅极结构、所述第三栅极结构和所述第四栅极结构，所述多个第二接触结构分别对准所述第一字线、所述第二字线和所述源线。
[0066]
接下去，结合附图2～21对以上步骤做更详细的说明。其中，图2是本发明实施例提供的存储器的制造方法在其执行步骤s1过程中形成的结构俯视图；图3是图2所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；图4～图9是在本发明提供的存储器的制造方法中形成的结构剖面示意图；图10是本发明提供的存储器的制造方法在其执行步骤s3过程中形成的结构俯视图；图11是图10所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；图12是本发明提供的存储器的制造方法中形成的结构剖面示意图；图13是本发明提供的存储器的制造方法在步骤s3过程中形成的俯视图；图14是图13所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；图15是本发明提供的存储器的制造方法在步骤s4过程中形成的俯视图；图16
是图15所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；图17在本发明提供的存储器的制造方法中在其执行步骤s5过程中形成的俯视图；图18是在本发明提供的存储器的制造方法中在其执行步骤s6过程中形成的俯视图；图19是在本发明提供的存储器的制造方法中在其执行步骤s7过程中形成的俯视图；图20是图19所示的在本发明提供的存储器的制造方法中形成的结构沿a-a
’
方向的剖面示意图；图21是图19所示的在本发明提供的存储器的制造方法中形成的结构沿b-b
’
方向的剖面示意图。
[0067]
首先，执行步骤s1，如图2和图3所示，提供一衬底10，所述衬底10上依次形成有栅结构材料层和图形化的掩膜层15；所述衬底10的材料例如可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等；在其他实施例中，所述衬底10还可以为绝缘体上的硅衬底10或者绝缘体上的锗衬底10。所述衬底10中可以形成有浅沟槽隔离结构，所述浅沟槽隔离结构用于定义衬底10中的有源区。
[0068]
所述栅结构材料层包括依次层叠的浮栅层12和控制栅层14，此外，所述栅结构材料层还包括一隔离层13，所述隔离层13位于所述浮栅层12和所述控制栅层14之间，以将所述浮栅层12和所述控制栅层14隔离。所述隔离层13例如可以为层叠的第一氧化硅层、氮化硅层和第二氧化硅层(或者说ono结构层)。进一步的，所述浮栅层12与所述衬底10之间可以形成一浮栅氧化层11，所述浮栅氧化层11可以将所述浮栅层12与所述衬底10之间隔离，所述浮栅氧化层11例如可以为氧化硅层。更进一步的，所述浅沟槽隔离结构可以在形成所述浮栅层之后形成，即可以在所述浮栅层12和所述衬底10中形成所述浅沟槽隔离结构。
[0069]
所述浮栅层12用于在后续形成栅极，其能够在存储器件中俘获或失去电子，从而能够使所述存储器具有擦除的功能。所述浮栅层12和所述控制栅层14的材质例如可以为多晶硅。
[0070]
具体的，所述图形化的掩膜层15具有掩膜的作用。形成所述图形化的掩膜层15的方法包括，在所述栅结构材料层上形成一掩膜层，所述掩膜层的材质可以为氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅中的一种。然后，在所述掩膜层上形成图形化的光刻胶层，然后，以所述光刻胶层为掩膜刻蚀所述掩膜层，从而形成所述图形化的掩膜层15，所述图形化的掩膜层15中开设有凹槽，所述凹槽暴露出部分所述栅结构材料层。
[0071]
接着，执行步骤s2，如图4～图6所示，以所述图形化的掩膜层15为掩膜刻蚀所述栅结构材料层，以形成栅极结构，所述栅极结构包括第一栅极结构110、第二栅极结构111、第三栅极结构112和第四栅极结构113，所述第一栅极结构110与所述第二栅极结构111之间具有第一开口120，所述第三栅极结构112与所述第四栅极结构113之间具有第二开口121，且所述第二栅极结构111与所述第三栅极结构112之间具有第三开口122。其中，所述第一开口120、所述第二开口121和所述第三开口122的大小可以不同，所述第一开口120和所述第三开口122用于定义字线的位置，所述第二开口121用于定义源线149的位置，因此，所述第二开口121的尺寸可以小于所述第一开口120和所述第三开口122的尺寸，以提高存储器的存储密度。
[0072]
具体的，所述第一栅极结构110包括第一浮栅123和位于所述第一浮栅123上的第一控制栅101，所述第二栅极结构111包括第二浮栅124和位于所述第二浮栅124上的第二控制栅102，所述第三栅极结构112包括第三浮栅125和位于所述第三浮栅125上的第三控制栅103，所述第四栅极结构113包括第四浮栅126和位于所述第四浮栅126上的第四控制栅104。
[0073]
进一步的，形成所述第一栅极结构110、所述第二栅极结构111、所述第三栅极结构112和所述第四栅极结构113的方法包括：
[0074]
如图4所示，以所述图形化的掩膜层15为掩膜刻蚀所述控制栅层14，以形成所述第一控制栅101、所述第二控制栅102、所述第三控制栅103和所述第四控制栅104，所述第一控制栅101与所述第二控制栅102之间具有第一凹槽105，所述第二控制栅102与所述第三控制栅103之间具有第二凹槽106，所述第三控制栅103与所述第四控制栅104之间具有第三凹槽107，所述第一凹槽105、所述第二凹槽106和所述第三凹槽107暴露出部分所述浮栅层12。在此，所述第一凹槽105、所述第二凹槽106和所述第三凹槽107均在厚度方向上贯通所述隔离层13。
[0075]
然后，如图5所示，形成侧墙108，所述侧墙108覆盖所述第一控制栅101的侧壁、所述第二控制栅102的侧壁、所述第三控制栅103的侧壁和所述第四控制栅104的侧壁，且相邻的两个所述侧墙108界定出所述第一开口120、所述第二开口121和所述第三开口122，在此，相邻的两个所述侧墙108是指，在所述第一凹槽105、所述第二凹槽106和所述第三凹槽107中相邻的两个所述侧墙108。其中，所述侧墙108包括第一侧墙(未图示)和覆盖所述第一侧墙的第二侧墙(未图示)。所述第一侧墙的材质为氧化硅，所述第二侧墙的材质为氮化硅，所述第一侧墙和所述第二侧墙的结合可以增加所述侧墙108的隔离性能，并增加字线与控制栅之间的隔离。此外，所述侧墙108还覆盖所述隔离层13的侧壁。
[0076]
接着，如图6所示，以所述侧墙108为掩膜，刻蚀暴露出的所述浮栅层12，以形成所述第一浮栅123、所述第二浮栅124、所述第三浮栅125和所述第四浮栅126，并使所述第一开口120、所述第二开口121和所述第三开口122在厚度方向上贯通所述浮栅层12。
[0077]
接着，执行步骤s3，如图7～14所示，形成第一字线147、第二字线148和源线149，所述第一字线147填充在所述第一开口120中，所述源线149填充在所述第二开口121中，所述第二字线148填充在所述第三开口122中。所述第一字线147和所述第二字线148具有擦除的功能，在对存储器进行擦除操作时，可以通过所述第一字线147和所述第二字线148对所述栅极结构(例如第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构)进行擦除操作，以擦除栅极结构中的电子。并且所述第一字线147的第一端部、所述源线149的第一端部和所述第二字线148的第一端部均与所述栅极结构的第一端部对齐，所述第一字线147的第二端部处暴露出部分所述第一开口的部分底壁，所述源线149的第二端部处暴露出所述第二开口的部分底壁，所述第二字线148的第二端部处暴露出的所述第三开口的部分底壁；如此，在后续形成接触结构时，可以将接触结构间隔错开，避免击穿所述介质层160。
[0078]
具体的，形成所述第一字线147、所述第二字线148和所述源线149的方法包括：如图7所示，形成第一隧穿氧化层131，所述第一隧穿氧化层131覆盖所述第一开口120的侧壁和底壁；然后，形成第二隧穿氧化层132，所述第二隧穿氧化层132覆盖所述第三开口122的侧壁和底壁。
[0079]
接着，如图8所示，形成第一字线材料层140和第二字线材料层141，所述第一字线材料层140覆盖所述第一隧穿氧化层131并填充所述第一开口120，即所述第一字线材料层140位于所述第一遂穿氧化层131上，所述第二字线材料层覆盖所述第二隧穿氧化层132并填充所述第三开口122，即所述第二字线材料层141位于所述第二隧穿氧化层132上。
[0080]
接着，如图9所示，形成第三侧墙142，所述第三侧墙142覆盖所述第二开口的侧壁；
对所述第二开口对准的所述衬底100执行离子注入工艺，以在所述衬底中形成源区143，所述源区143在后续的工艺中可以形成源极。
[0081]
接着，如图10和图11所示，形成源线材料层144，所述源线材料层144位于所述源区143上并填充所述第二开口。所述第一字线材料层140、所述第二字线材料层141和所述源线材料层144的材质均为多晶硅。
[0082]
接着，如图12所示，形成第四侧墙150和第五侧墙151，所述第四侧墙150覆盖所述第一栅极结构110远离所述第一字线147的侧壁，所述第五侧墙151覆盖所述第三栅极结构112远离所述第二字线148的侧壁。形成所述第四侧墙150和所述第五侧墙151的目的是，隔离栅极以及在后续的工艺中保护所述第一栅极结构110和所述第三栅极结构112，例如，后续的离子注入工艺。
[0083]
接着，以所述第四侧墙150和所述第五侧墙151为掩膜，执行离子注入，以在所述第四侧墙150远离所述第一栅极结构110侧的所述衬底10内形成第一漏区145，以及在所述第五侧墙151远离所述第四栅极结构113侧的所述衬底10内形成第二漏区147。
[0084]
接着，如图13～图14所示，刻蚀所述第一字线材料层140，以形成所述第一字线147，所述第一字线147暴露出所述第一开口的部分底壁(或者说部分所述第一遂穿氧化层)，以及刻蚀所述第二字线材料层141以形成所述第二字线148，所述第一字线147暴露出所述第三开口的部分底壁(或者说部分所述第二遂穿氧化层)，以及刻蚀所述源线材料层144，以形成所述源线149，所述源线149暴露出所述第二开口的部分底壁(或者说部分所述源区)。
[0085]
接着，执行步骤s4，如图15和图16所示，去除部分所述图形化的掩膜层15，以暴露出所述第一栅极结构110中靠近所述栅极结构的第二端部的部分的顶面、所述第二栅极结构111中靠近所述栅极结构的第二端部的部分的顶面、所述第三栅极结构112中靠近的所述栅极结构的第二端部的部分的顶面和所述第四栅极结构113中的靠近所述栅极结构的第二端部的部分的顶面。具体的，可以采用干法刻蚀和/或湿法刻蚀的方法去除部分所述图形化的掩膜层15。
[0086]
接着，执行步骤s5，如图17所示，形成金属硅化物152，所述金属硅化物152覆盖暴露出的所述第一栅极结构110的顶面、暴露出的所述第二栅极结构111顶面、暴露出的所述第三栅极结构112的顶面、暴露出的所述第四栅极结构113的顶面。另外，所述金属硅化物152还覆盖所述源线149的顶面、所述第一字线147的顶面、所述第二字线148的顶面、所述第一漏区145的表面和所述第二漏区147的表面。
[0087]
具体的，形成所述金属硅化物152的方法包括：采用沉积的方法形成金属层，所述金属层覆盖暴露出的所述第一栅极结构110的顶面、暴露出的所述第二栅极结构111的顶面、暴露出的所述第三栅极结构112的顶面、暴露出的所述第四栅极结构113的顶面、所述源线149的顶面、所述第一字线147的顶面、所述第二字线148的顶面、所述第一漏区145的表面和所述第二漏区147的表面；接着，进行热退火工艺，以使所述金属层与暴露出的所述第一栅极结构110的顶面(或者说第一控制栅)、暴露出的所述第二栅极结构111的顶面(或者说第二控制栅)、暴露出的所述第三栅极结构112的顶面(或者说第三控制栅)、暴露出的所述第四栅极结构112的顶面(或者说第四控制栅)、所述源线149的顶面、所述第一字线147的顶面、所述第二字线148的顶面、所述第一漏区145的表面和所述第二漏区147的表面的硅反
应，并去除未反应的金属，以形成所述金属硅化物152。
[0088]
接着，执行步骤s6，参考图18，形成介质层160，所述介质层160覆盖所述金属硅化物152、暴露出的所述第一开口120的底壁、暴露出的所述第二开口121的底壁和暴露出的所述第三开口122的底壁。其中，由于所述第一字线147的第二端部处暴露出部分所述第一开口120的部分底壁，所述源线149的第二端部处暴露出所述第二开口121的部分底壁，所述第二字线148的第二端部处暴露出的所述第三开口123的部分底壁，所述介质层160覆盖暴露出的所述第一开口120的底壁，可以增加第一栅极结构110与第二栅极结构111之间的隔离，所述介质层160覆盖暴露出的所述第二开口121的底壁，可以增加第二栅极结构111与第三栅极结构112之间的隔离，所述介质层160暴露出的所述第三开口122的底壁，可以增加第三栅极结构112与所述第四栅极结构113之间的隔离。所述介质层160可以通过沉积的方法形成，其材质为氧化硅。
[0089]
接着，执行步骤s7，参考图19，在所述介质层160中形成第一连接层和第二连接层，所述第一连接层和所述第二连接层在第一方向上相间隔，所述第一连接层包括多个第一接触结构161，所述第二连接层包括多个第二接触结构162，所述第一接触结构161与所述第二接触结构162在第二方向上间隔交替，如此可以增加第一接触结构161与第二接触结构162之间的间距，避免第一接触结构161与第二接触结构162之间击穿。其中，所述多个第一接触结构161分别对准所述第一栅极结构110、所述第二栅极结构111、所述第三栅极结构112、所述第四栅极结构113、所述第一漏区145和所述第二漏区146，即所述多个第一接触结构161分别与所述第一栅极结构110、所述第二栅极结构111、所述第三栅极结构112、所述第四栅极结构113、所述第一漏区145和所述第二漏区146电连接。所述多个第二接触结构162分别对准所述第一字线147、所述第二字线148和所述源线149，即所述多个第二接触结构162分别与所述第一字线147、所述第二字线148和所述源线149电连接。进一步的，通过所述第一接触结构161可以较容易的将所述第一栅极结构110、所述第二栅极结构111、所述第三栅极结构112和所述第四栅极结构113接出，由此可以较容易的提高器件的存储密度.
[0090]
具体的，在所述介质层160中形成第一连接层和第二连接层的方法包括：在所述介质层中160形成贯穿的多个第一接触孔以及多个第二接触孔，多个所述第一接触孔与所述多个第二接触孔在第一方向上相间隔，并且所述第一接触孔与所述第二接触孔在第二方向上间隔交替；接着，形成导电层，所述导电层填充所述多个第一接触孔，以形成所述多个第一接触结构161，从而形成第一连接层，并且所述导电层填充所述多个第二接触孔，以形成所述多个第二接触结构162，从而形成第二连接层。其中，所述导电层的材质例如可以为钨。
[0091]
综上可见，在本发明提供的存储器的制造方法中，以图形化的掩膜层为掩膜刻蚀栅结构材料层，以形成栅极结构，所述栅极结构包括第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构，所述第一栅极结构与所述第二栅极结构之间具有第一开口，所述第二栅极结构与所述第三栅极结构之间具有第二开口，所述第三栅极结构与所述第四栅极结构之间具有第三开口；形成第一字线、第二字线和源线，所述第一字线填充在所述第一开口中，所述源线填充在所述第二开口中，所述第二字线填充在所述第三开口中；如此，在后续形成第一连接层和第二连接层后所述第一连接层和所述第二连接层在第一方向上相间隔，并可以使第一连接层中的第一接触结构与第二连接层中的第二接触结构间隔交替，从而可以增加第一接触结构与第二接触结构之间的间距，避免第一接触结构与第二接触结构
之间击穿。此外，可以较容易的将栅极结构接出，由此可以较容易的提高器件的存储密度。
[0092]
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。