一种智能型漏电塑壳断路器的制作方法

本实用新型涉及低压电气技术领域，尤其涉及一种智能型漏电塑壳断路器。

背景技术：

在低压配电系统中，常用塑壳断路器做终端开关或支路开关，取代了过去常用的熔断器和闸刀开，塑壳式断路器具有过载长延时、短路瞬动的二段保护功能，还可以与漏电器、测量、电操等模块单元配合使用。

现有的漏电塑壳断路器上模拟测试漏电回路通常是由一个漏电测试按钮和限流电阻串联构成，模拟测试漏电回路接220v的交流电压并连接到漏电互感器上。当按下漏电测试按钮时，模拟测试漏电回路导通并产生模拟漏电电流，漏电互感器的线圈上产生漏电感应信号，从而驱动漏电脱扣器动作。这样模拟测试漏电回路虽然能实现漏电的模拟，但是由于采用220v的交流电压进行测试，人员进行漏电测试时存在一定风险，而且上述的模拟测试漏电回路工作不稳定。

技术实现要素：

有鉴于此，本实用新型的目的在于提供一种智能型漏电塑壳断路器，其模拟测试漏电回路采用低电压工作，提高人员漏电测试的安全性，且运行稳定可靠，提高产品使用寿命。

为了实现以上目的，本实用新型采用这样一种智能型漏电塑壳断路器，包括cpu、模拟漏电测试电路、漏电互感器、漏电信号采样电路、脱扣器驱动电路，所述漏电信号采样电路的输入端连接漏电互感器的输出端，漏电信号采样电路的输出端连接cpu的输入端，cpu的输出端连接脱扣器驱动电路的输入端，所述模拟漏电测试电路包括漏电按钮回路和pwm驱动回路，所述漏电按钮回路的输出端连接cpu的输入端，所述cpu的输出端连接pwm驱动回路的输入端，cpu输出pwm脉冲信号至pwm驱动回路，所述pwm驱动回路的输出端连接漏电互感器的输入端。

上述智能型漏电塑壳断路器的具体工作方式为：用户触发漏电按钮回路，cpu接收到漏电按钮回路的信号后向pwm驱动回路输入pwm脉冲信号，pwm驱动回路输出模拟漏电信号至漏电互感器上的线圈，漏电信号采样电路采集到漏电互感器线圈上的模拟漏电感应信号并输入到cpu，cpu控制脱扣器驱动电路工作，脱扣器动作实现断路器分闸。本实用新型通过设置在弱电工作下的模拟漏电测试电路，取代了原有220v的模拟测试漏电回路，大大降低了模拟漏电测试电路工作的电压数值，提高了用户对漏电塑壳断路器进行漏电试验的安全性，同时以cpu为控制核心的漏电测试电路运行稳定性更高。

本实用进一步设置为pwm驱动回路包括电阻r1、电阻r2、电阻r3、电容c1、三极管q1、mos管q2，所述电阻r1的一端连接cpu的输出端，电阻r1的另一端连接三极管q1的基极，三极管q1的集电极连接高电平，三极管q1的发射极分别连接电阻r2的一端和mos管q2的栅极，电阻r2的另一端分别连接mos管q2的源极和地，电容c1并联在电阻r2的两端，mos管q2的漏极连接电阻r3的一端，电阻r3的另一端连接漏电互感器。

本实用进一步设置为漏电按钮回路包括按钮s1和电阻r4，所述按钮s1和电阻r4串联，所述按钮s1的一端连接cpu的输入端，电阻r4的一端连接高电平。

上述由按钮s1控制漏电按钮回路的通电，当按下按钮s1时，cpu接收到触发信号并输出pwm脉冲信号到pwm驱动回路，pwm驱动回路通过三极管q1的导通特性以及mos管q2的开关特性实现模拟漏电信号的输出，当三极管q1的基极接收到pwm脉冲信号的高电平信号时，三极管q1导通，同时mos管q2导通，pwm驱动回路有电流输出，当三极管q1的基极接收到pwm脉冲信号的低电平信号时，三极管q1不导通，mos管q2也不导通，pwm驱动回路没有电流输出，从而实现pwm驱动回路的模拟漏电信号的输出。

本实用进一步设置为漏电信号采样电路包括电阻r5、电阻r6、电阻r7、电感l1、运算放大器u1，所述电阻r5的一端分别连接漏电互感器的输出端和电阻r6的一端，电阻r5的另一端接地，所述电阻r6的另一端连接运算放大器u1的反相输入端，运算放大器u1的正相输入端接地，所述电阻r7的两端分别连接运算放大器u1的反相输入端和运算放大器u1的输出端，所述运算放大器u1的输出端连接电感l1的一端，电感l1的另一端连接cpu的输入端。

上述漏电信号采样电路将漏电互感器线圈产生的感应信号通过运算放大器u1运放后输入到cpu，从而实现微弱漏电信号的采集。

本实用进一步设置为智能型漏电塑壳断路器还包括电源电路，所述电源电路输出3.3v直流电压，所述3.3v直流电压用于漏电按钮回路和pwm驱动回路的供电。

上述3.3v用于漏电按钮回路和pwm驱动回路的供电，与现有220v的交流电压漏电测试相比，更为安全。

本实用进一步设置为cpu的型号为gd32f130r8t6。

附图说明

图1是本实用新型实施例原理方框图。

图2是本实用新型实施例pwm驱动回路电路原理图。

图3是本实用新型实施例漏电按钮回路电路原理图。

图4是本实用新型实施例漏电信号采样电路原理图。

图5是本实用新型实施例cpu电路原理图。

具体实施方式

如图1-5所示，本实用新型是一种智能型漏电塑壳断路器，包括cpu、模拟漏电测试电路、漏电互感器、漏电信号采样电路、脱扣器驱动电路、电源电路，所述cpu的型号为gd32f130r8t6，所述漏电信号采样电路的输入端连接漏电互感器的输出端，漏电信号采样电路的输出端连接cpu的输入端，cpu的输出端连接脱扣器驱动电路的输入端，所述模拟漏电测试电路包括漏电按钮回路和pwm驱动回路，所述漏电按钮回路的输出端连接cpu的输入端，所述cpu的输出端连接pwm驱动回路的输入端，cpu输出pwm脉冲信号至pwm驱动回路，所述pwm驱动回路的输出端连接漏电互感器的输入端，所述电源电路输出3.3v直流电压，所述3.3v直流电压用于漏电按钮回路和pwm驱动回路的供电，

所述pwm驱动回路包括电阻r1、电阻r2、电阻r3、电容c1、三极管q1、mos管q2，所述电阻r1的一端连接cpu的输出端，电阻r1的另一端连接三极管q1的基极，三极管q1的集电极连接高电平，三极管q1的发射极分别连接电阻r2的一端和mos管q2的栅极，电阻r2的另一端分别连接mos管q2的源极和地，电容c1并联在电阻r2的两端，mos管q2的漏极连接电阻r3的一端，电阻r3的另一端连接漏电互感器，

所述漏电按钮回路包括按钮s1和电阻r4，所述按钮s1和电阻r4串联，所述按钮s1的一端连接cpu的输入端，电阻r4的一端连接高电平，

所述漏电信号采样电路包括电阻r5、电阻r6、电阻r7、电感l1、运算放大器u1，所述电阻r5的一端分别连接漏电互感器的输出端和电阻r6的一端，电阻r5的另一端接地，所述电阻r6的另一端连接运算放大器u1的反相输入端，运算放大器u1的正相输入端接地，所述电阻r7的两端分别连接运算放大器u1的反相输入端和运算放大器u1的输出端，所述运算放大器u1的输出端连接电感l1的一端，电感l1的另一端连接cpu的输入端。

根据上述实施例，本实用新型智能型漏电塑壳断路器的漏电测试工作原理为：用户按下按钮s1触发漏电按钮回路，cpu接收到漏电按钮回路的信号后向pwm驱动回路输入pwm脉冲信号，当三极管q1的基极接收到pwm脉冲信号的高电平信号时，三极管q1导通，同时mos管q2导通，pwm驱动回路有电流输出，当三极管q1的基极接收到pwm脉冲信号的低电平信号时，三极管q1不导通，mos管q2也不导通，pwm驱动回路没有电流输出，从而实现pwm驱动回路的模拟漏电信号的输出，pwm驱动回路输出模拟漏电信号至漏电互感器上的线圈，漏电信号采样电路采集到漏电互感器线圈上的模拟漏电感应信号并输入到cpu，cpu控制脱扣器驱动电路工作，脱扣器动作实现塑壳断路器的分闸。

当然除了上述实施例外，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质技术方案内容的情况下，熟悉本领域的技术人员可根据本实用新型作出各种相应的改变，但这些相应的改变都应属于本实用新型所附的权利要求的保护范围。