一种FRD芯片的制作方法

本实用新型属于frd芯片技术领域，具体为一种frd芯片。

背景技术：

frd即快恢复二极管，是一种具有开关特性好、反向恢复时间短特点的半导体二极管。

快恢复二极管的内部结构与普通二极管不同，它是在p型、n型硅材料中间增加了基区i，构成p-i-n硅片，由于基区很薄，反向恢复电荷很小，不仅大大减小了trr值，还降低了瞬态正向压降，使管子能承受很高的反向工作电压。

但是，常规的快恢复二极管结构在双极器件和集成电路方便的性能还存在欠缺，在优化pn结的击穿电压的情况下，无法不能显著提高器件的速度。

技术实现要素：

本实用新型的目的在于提供一种frd芯片，以解决提高器件速度性能的问题。

为实现上述目的，本实用新型提供如下技术方案：一种frd芯片，包括阴极金属，所述阴极金属上设置有n+阴极层，所述n+阴极层上设置有n型基片，所述n型基片上设置有n-外延层，所述n-外延层上设置有i基片，所述i基片上设置有p基片，所述n-外延层上设置有氧化层，所述氧化层上设置有与p基片接触的阳极金属。

优选的，所述n+阴极层的厚度为1.2至1.6微米之间，能够保证通电稳定。

优选的，所述n型基片的厚度为1.5至2微米之间，p型基片和n型基片制作在同一块半导体基片上，在它们的交界处形成空间电荷区称之为pn结，pn结具有单向导电性。

优选的，所述n-外延层的厚度为1.3至1.9微米之间，n-外延层可以在重掺杂的衬底上生长一层轻掺杂的外延层，这在优化pn结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件的速度，n-外延层在cmos集成电路中变得重要起来，因为随着器件尺寸不断缩小，它将闩锁效应降到最低。

优选的，所述i基片的厚度为0.15至0.3微米之间，由于基区很薄，反向恢复电荷很小，不仅大大减小了trr值，还降低了瞬态正向压降，使管子能承受很高的反向工作电压。

优选的，所述p基片的厚度为0.8至1.3微米之间，保证芯片整体的运行速度。

优选的，所述氧化层由二氧化硅材料制成，表面形成钝化层，使芯片免受污染、损伤等损坏。

与现有技术相比，本实用新型的有益效果是：能够保证整个芯片的性能稳定，同时，提高运行速度，降低了集电极电阻，且使得芯片能承受更高的反向工作电压。

附图说明

图1为本实用新型的整体结构示意图；

图2为本实用新型的氧化层俯视示意图。

图中：1、阴极金属；2、n+阴极层；3、n-外延层；4、p基片；5、氧化层；6、阳极金属；7、i基片；8、n型基片。

具体实施方式

请参阅图1和图2，一种frd芯片，包括阴极金属1，阴极金属1上设置有n+阴极层2，n+阴极层2上设置有n型基片8，n型基片8上设置有n-外延层3，n-外延层3上设置有i基片7，i基片7上设置有p基片4，n-外延层3上设置有氧化层5，氧化层5上设置有与p基片4接触的阳极金属6。

请参阅图1，n+阴极层2的厚度为1.2至1.6微米之间，能够保证通电稳定。

请参阅图1，n型基片8的厚度为1.5至2微米之间，p型基片和n型基片制作在同一块半导体基片上，在它们的交界处形成空间电荷区称之为pn结，pn结具有单向导电性。

请参阅图1，n-外延层3的厚度为1.3至1.9微米之间，n-外延层3可以在重掺杂的衬底上生长一层轻掺杂的外延层，这在优化pn结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件的速度，n-外延层3在cmos集成电路中变得重要起来，因为随着器件尺寸不断缩小，它将闩锁效应降到最低。

请参阅图1，i基片7的厚度为0.15至0.3微米之间，由于基区很薄，反向恢复电荷很小，不仅大大减小了trr值，还降低了瞬态正向压降，使管子能承受很高的反向工作电压。

请参阅图1，p基片4的厚度为0.8至1.3微米之间，保证芯片整体的运行速度。

请参阅图1，氧化层5由二氧化硅材料制成，表面形成钝化层，使芯片免受污染、损伤等损坏。

本方案的工作原理是：n+阴极层2的厚度为1.2至1.6微米之间，能够保证通电稳定，n型基片8的厚度为1.5至2微米之间，p型基片和n型基片制作在同一块半导体基片上，在它们的交界处形成空间电荷区称之为pn结，pn结具有单向导电性。

n-外延层3的厚度为1.3至1.9微米之间，n-外延层3可以在重掺杂的衬底上生长一层轻掺杂的外延层，这在优化pn结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件的速度，n-外延层3在cmos集成电路中变得重要起来，因为随着器件尺寸不断缩小，它将闩锁效应降到最低，i基片7的厚度为0.15至0.3微米之间，由于基区很薄，反向恢复电荷很小，不仅大大减小了trr值，还降低了瞬态正向压降，使管子能承受很高的反向工作电压，p基片4的厚度为0.8至1.3微米之间，保证芯片整体的运行速度，氧化层5由二氧化硅材料制成，表面形成钝化层，使芯片免受污染、损伤等损坏。

技术特征：

1.一种frd芯片，包括阴极金属(1)，其特征在于：所述阴极金属(1)上设置有n+阴极层(2)，所述n+阴极层(2)上设置有n型基片(8)，所述n型基片(8)上设置有n-外延层(3)，所述n-外延层(3)上设置有i基片(7)，所述i基片(7)上设置有p基片(4)，所述n-外延层(3)上设置有氧化层(5)，所述氧化层(5)上设置有与p基片(4)接触的阳极金属(6)。

2.根据权利要求1所述的一种frd芯片，其特征在于：所述n+阴极层(2)的厚度为1.2至1.6微米之间。

3.根据权利要求1所述的一种frd芯片，其特征在于：所述n型基片(8)的厚度为1.5至2微米之间。

4.根据权利要求1所述的一种frd芯片，其特征在于：所述n-外延层(3)的厚度为1.3至1.9微米之间。

5.根据权利要求1所述的一种frd芯片，其特征在于：所述i基片(7)的厚度为0.15至0.3微米之间。

6.根据权利要求1所述的一种frd芯片，其特征在于：所述p基片(4)的厚度为0.8至1.3微米之间。

7.根据权利要求1所述的一种frd芯片，其特征在于：所述氧化层(5)由二氧化硅材料制成。

技术总结
本实用新型公开了一种FRD芯片，包括阴极金属，阴极金属上设置有N+阴极层，N+阴极层上设置有N型基片，N型基片上设置有N‑外延层，N‑外延层上设置有I基片，I基片上设置有P基片，N‑外延层上设置有氧化层，氧化层上设置有与P基片接触的阳极金属。能够保证整个芯片的性能稳定，同时，提高运行速度，降低了集电极电阻，且使得芯片能承受更高的反向工作电压。

技术研发人员：周炳;赵承杰;王源政
受保护的技术使用者：张家港意发功率半导体有限公司
技术研发日：2020.12.11
技术公布日：2021.08.17