MOS型功率半导体器件的制作方法

本实用新型涉及半导体器件技术领域，尤其涉及一种mos型功率半导体器件。

背景技术：

垂直双扩散功率器件是栅控型多子导电器件，具有功耗低、开关速度快、驱动能力强、负温度系数等优点，被广泛用于各种功率电子系统的电源模块，起着功率变换或功率转换的作用，是功率集成电路及功率集成系统的核心元器件之一。现有技术对于功率mos器件的功耗及其转换效率要求越来越高，功耗主要由导通损耗和开关损耗组成，现有技术仍存在功耗较高的缺陷。

技术实现要素：

本实用新型的目的是提供一种mos型功率半导体器件，该mos型功率半导体器件能承受更高电压，避免在高压时被击穿，并改善了mos器件开关损耗。

为达到上述目的，本实用新型采用的技术方案是：一种mos型功率半导体器件，所述mos器件包括至少2个mos器件单胞，所述mos器件单胞进一步包括：位于n型硅片本体上部的p型基体层、位于n型硅片本体中部的轻掺杂n型漂移层、位于n型硅片本体下部的重掺杂n型衬底层，位于p型基体层中的沟槽从p型基体层上表面延伸至轻掺杂n型漂移层内，此沟槽内具有一栅极多晶硅部，此栅极多晶硅部与沟槽之间通过一栅极氧化隔离层隔离；

位于所述p型基体层上部且在沟槽周边具有一重掺杂n型源极区，一漏极金属层位于重掺杂n型衬底层与轻掺杂n型漂移层相背的表面，所述重掺杂n型源极区上表面开有一凹槽，一绝缘介质层覆盖所述沟槽和栅极多晶硅部上表面并延伸覆盖凹槽一部分，一源极金属层覆盖于重掺杂n型源极区上表面并延伸覆盖重掺杂n型源极区的凹槽剩余部分；

所述沟槽内间隔设置有第一栅极多晶硅部、第二栅极多晶硅部，此第一栅极多晶硅部位于第二栅极多晶硅部正上方，所述第一栅极多晶硅部、第二栅极多晶硅部与沟槽之间设置有第一栅极氧化隔离层，所述第一栅极多晶硅部、第二栅极多晶硅部在竖直方向上通过第二栅极氧化隔离层隔离；

相邻所述mos器件单胞之间的p型基体层内具有一深凹槽，此深凹槽的下端延伸至轻掺杂n型漂移层的中部，此深凹槽内填充有一绝缘二氧化硅部，此深凹槽上表面覆盖有一第二绝缘介质层。

上述技术方案中进一步改进的方案如下：

1.上述方案中，所述凹槽的开口宽度大于底部的宽度。

2.上述方案中，所述沟槽与重掺杂n型源极区的深度比为10：2~4。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

1、本实用新型mos型功率半导体器件，其重掺杂n型源极区上表面开有一凹槽，一绝缘介质层覆盖所述沟槽和栅极多晶硅部上表面并延伸覆盖凹槽一部分，一源极金属层覆盖于和重掺杂p型植入区上表面并延伸覆盖重掺杂n型源极区的凹槽剩余部分，提高了重掺杂n型源极区与源极金属层、绝缘介质层的结合力，并降低了欧姆接触电阻；还要，其相邻所述mos器件单胞之间的p型基体层内具有一深凹槽，此深凹槽的下端延伸至轻掺杂n型漂移层的中部，此深凹槽内填充有一绝缘二氧化硅部，此深凹槽上表面覆盖有一第二绝缘介质层，使得隔离区域的电场曲线趋于平缓，从而能承受更高电压，避免在高压时被击穿。

2、本实用新型mos型功率半导体器件，其沟槽内间隔设置有第一栅极多晶硅部、第二栅极多晶硅部，此第一栅极多晶硅部位于第二栅极多晶硅部正上方，所述第一栅极多晶硅部、第二栅极多晶硅部与沟槽之间设置有第一栅极氧化隔离层，第一栅极多晶硅部、第二栅极多晶硅部在竖直方向上通过第二栅极氧化隔离层隔离，降低了寄生电容，从而改善了mos器件开关损耗。

附图说明

附图1为本实用新型mos型功率半导体器件的结构示意图。

以上附图中：1、n型硅片本体；2、p型基体层；3、轻掺杂n型漂移层；4、重掺杂n型衬底层；5、沟槽；6、第一栅极多晶硅部；7、第一栅极氧化隔离层；8、重掺杂n型源极区；9、凹槽；11、绝缘介质层；12、漏极金属层；13、源极金属层；14、第二栅极多晶硅部；15、第二栅极氧化隔离层；16、绝缘二氧化硅部；17、第二绝缘介质层；18、mos器件单胞；19、深凹槽。

具体实施方式

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：一种mos型功率半导体器件，所述mos器件包括至少2个mos器件单胞18，所述mos器件单胞18进一步包括：位于n型硅片本体1上部的p型基体层2、位于n型硅片本体1中部的轻掺杂n型漂移层3、位于n型硅片本体1下部的重掺杂n型衬底层4，位于p型基体层2中的沟槽5从p型基体层2上表面延伸至轻掺杂n型漂移层3内，此沟槽5内具有一栅极多晶硅部6，此栅极多晶硅部6与沟槽5之间通过一栅极氧化隔离层7隔离；

位于所述p型基体层2上部且在沟槽5周边具有一重掺杂n型源极区8，一漏极金属层12位于重掺杂n型衬底层4与轻掺杂n型漂移层3相背的表面，所述重掺杂n型源极区8上表面开有一凹槽9，一绝缘介质层11覆盖所述沟槽5和栅极多晶硅部6上表面并延伸覆盖凹槽9一部分，一源极金属层13覆盖于重掺杂n型源极区8上表面并延伸覆盖重掺杂n型源极区8的凹槽9剩余部分；

所述沟槽5内间隔设置有第一栅极多晶硅部6、第二栅极多晶硅部14，此第一栅极多晶硅部6位于第二栅极多晶硅部14正上方，所述第一栅极多晶硅部6、第二栅极多晶硅部14与沟槽5之间设置有第一栅极氧化隔离层7，所述第一栅极多晶硅部6、第二栅极多晶硅部14在竖直方向上通过第二栅极氧化隔离层15隔离；

相邻所述mos器件单胞18之间的p型基体层2内具有一深凹槽19，此深凹槽19的下端延伸至轻掺杂n型漂移层3的中部，此深凹槽19内填充有一绝缘二氧化硅部16，此深凹槽19上表面覆盖有一第二绝缘介质层17。

上述凹槽9的开口宽度大于底部的宽度。

上述第一栅极多晶硅部6的深度大于重掺杂p型植入区的深度。

上述沟槽5与重掺杂n型源极区8的深度比为10：2~4。

上述重掺杂p型植入区与重掺杂n型源极区8的深度比为10：6~8。

实施例2：一种mos型功率半导体器件，所述mos器件包括至少2个mos器件单胞18，所述mos器件单胞18进一步包括：位于n型硅片本体1上部的p型基体层2、位于n型硅片本体1中部的轻掺杂n型漂移层3、位于n型硅片本体1下部的重掺杂n型衬底层4，位于p型基体层2中的沟槽5从p型基体层2上表面延伸至轻掺杂n型漂移层3内，此沟槽5内具有一栅极多晶硅部6，此栅极多晶硅部6与沟槽5之间通过一栅极氧化隔离层7隔离；

位于所述p型基体层2上部且在沟槽5周边具有一重掺杂n型源极区8，一漏极金属层12位于重掺杂n型衬底层4与轻掺杂n型漂移层3相背的表面，所述重掺杂n型源极区8上表面开有一凹槽9，一绝缘介质层11覆盖所述沟槽5和栅极多晶硅部6上表面并延伸覆盖凹槽9一部分，一源极金属层13覆盖于重掺杂n型源极区8上表面并延伸覆盖重掺杂n型源极区8的凹槽9剩余部分；

所述沟槽5内间隔设置有第一栅极多晶硅部6、第二栅极多晶硅部14，此第一栅极多晶硅部6位于第二栅极多晶硅部14正上方，所述第一栅极多晶硅部6、第二栅极多晶硅部14与沟槽5之间设置有第一栅极氧化隔离层7，所述第一栅极多晶硅部6、第二栅极多晶硅部14在竖直方向上通过第二栅极氧化隔离层15隔离；

相邻所述mos器件单胞18之间的p型基体层2内具有一深凹槽19，此深凹槽19的下端延伸至轻掺杂n型漂移层3的中部，此深凹槽19内填充有一绝缘二氧化硅部16，此深凹槽19上表面覆盖有一第二绝缘介质层17。

上述凹槽9的开口宽度大于底部的宽度。

上述第一栅极多晶硅部6的深度大于重掺杂p型植入区的深度。

上述沟槽5与重掺杂n型源极区8的深度比为10：2~4。

上述述重掺杂p型植入区与重掺杂n型源极区8的深度比为10：6~8。

采用上述mos型功率半导体器件时，其提高了重掺杂n型源极区与源极金属层、绝缘介质层的结合力，并降低了欧姆接触电阻；还有，其沟槽内间隔设置有第一栅极多晶硅部、第二栅极多晶硅部，此第一栅极多晶硅部位于第二栅极多晶硅部正上方，所述第一栅极多晶硅部、第二栅极多晶硅部与沟槽之间设置有第一栅极氧化隔离层，第一栅极多晶硅部、第二栅极多晶硅部在竖直方向上通过第二栅极氧化隔离层隔离，降低了寄生电容，从而改善了mos器件开关损耗；还要，其使得隔离区域的电场曲线趋于平缓，从而能承受更高电压，避免在高压时被击穿。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。