场效应晶体管和制造其的方法与流程

1.本公开涉及包括多桥沟道配置的场效应晶体管和制造该场效应晶体管的方法。


背景技术：

2.作为执行电开关功能的半导体器件的晶体管已经用于包括存储器、驱动集成电路(ic)、逻辑器件等的各种集成电路器件。为了提高集成电路器件的集成度，用于其中包括的晶体管的空间已经迅速减小，因此，已经进行了用于在减小晶体管尺寸的同时保持晶体管性能的研究。
3.晶体管的重要部分之一是栅电极。当向栅电极施加电压时，与栅极相邻的沟道打开电流路径，并阻挡在相反方向上的电流。半导体的性能取决于在栅电极和沟道中减少并高效管理多少泄漏电流。随着控制晶体管中电流的栅电极与沟道之间的接触面积增大，功率效率提高。
4.随着半导体工艺变得更加复杂，晶体管的尺寸减小，因此栅电极和沟道之间的接触面积也减小，这由于短沟道效应而引起问题。例如，可能发生诸如阈值电压变化、载流子速度饱和、亚阈值特性下降等的现象。因此，已经寻求用于克服短沟道效应并有效地减小沟道长度的方法。


技术实现要素：

5.提供了包括多桥沟道构造的场效应晶体管。
6.提供了包括包含多桥沟道构造的场效应晶体管的电子装置。
7.提供了制造包括多桥沟道构造的场效应晶体管的方法。
8.另外的方面将在以下描述中被部分地阐述，并将部分地自该描述明显，或者可以通过实践本公开的所呈现的实施方式而获悉。
9.根据实施方式，一种场效应晶体管包括：衬底；在衬底上的源电极；与源电极分隔开的漏电极；在源电极和漏电极之间的沟道，当在第一截面中看时，沟道具有中空闭合的截面结构，第一截面由在垂直于衬底的方向上跨过源电极和漏电极的平面形成；在沟道中的栅绝缘层；以及通过栅绝缘层与源电极和漏电极绝缘的栅电极。
10.在一些实施方式中，沟道中的至少一个可以包括二维半导体材料。
11.在一些实施方式中，二维半导体材料可以包括石墨烯、黑磷、磷烯或过渡金属二硫族化物。
12.在一些实施方式中，过渡金属二硫族化物可以包括金属元素和硫族元素。金属可以包括mo、w、nb、v、ta、ti、zr、hf、tc、re、cu、ga、in、sn、ge和pb中的一种。硫族元素可以包括s、se和te中的一种。
13.在一些实施方式中，二维半导体材料可以掺有导电掺杂剂。
14.在一些实施方式中，沟道可以直接接触源电极和漏电极。
15.在一些实施方式中，可以在彼此相邻的沟道之间进一步布置绝缘层。
16.在一些实施方式中，绝缘层可以跨越源电极和漏电极之间的区域(例如，在源电极和漏电极之间延伸)。
17.在一些实施方式中，绝缘层可以包括低掺杂硅、sio2、al2o3、hfo2和si3n4中的至少一种。
18.在一些实施方式中，沟道可以在垂直于衬底的方向上彼此分隔开。
19.在一些实施方式中，在彼此相邻的沟道之间的区域可以是空的空间。
20.在一些实施方式中，沟道中的至少一个的片状部分的厚度可以为约10nm或更小。
21.在一些实施方式中，当在第二截面中看时，栅电极可以围绕沟道的所有侧面，第二截面由在垂直于衬底的方向上在源电极和漏电极之间的平面形成。
22.在一些实施方式中，当在第二截面中看时，沟道可以具有所述中空闭合的截面结构，第二截面由在垂直于衬底的方向上在源电极和漏电极之间的平面形成。当在第一截面中看时，栅电极可以在沟道中。
23.根据实施方式，一种制造场效应晶体管的方法包括：在衬底上交替地堆叠牺牲层和绝缘层以提供堆叠结构；使用掩模图案化堆叠结构以提供图案化的堆叠结构；在图案化的堆叠结构的两侧形成源电极和漏电极；去除牺牲层，牺牲层的去除使绝缘层悬置在源电极和漏电极之间并在垂直于衬底的方向上彼此分隔开；通过在绝缘层上沉积沟道材料来形成沟道；在沟道上沉积栅绝缘层；以及在栅绝缘层上沉积栅电极。
24.根据实施方式，一种制造场效应晶体管的方法包括：在衬底上交替地堆叠牺牲层和栅电极以提供堆叠结构；使用掩模图案化堆叠结构以提供图案化的堆叠结构；在图案化的堆叠结构的两侧形成栅支撑电极，栅支撑电极连接到栅电极；去除牺牲层，牺牲层的去除使栅电极悬置在栅支撑电极之间并在垂直于衬底的方向上彼此分隔开；在栅电极上沉积栅绝缘层；通过在栅绝缘层上沉积沟道材料来形成沟道；以及沉积源电极和漏电极，源电极和漏电极连接到沟道。
25.根据实施方式，一种场效应晶体管包括：衬底；在衬底上的源电极；与源电极分隔开的漏电极；在源电极和漏电极之间在衬底上的栅电极；在源电极和漏电极之间在衬底上的多个沟道，所述多个沟道包括在垂直方向上彼此间隔开的第一沟道，每个第一沟道具有中空的截面；以及连接到栅电极和所述多个沟道的栅绝缘层，栅绝缘层使栅电极与源电极、所述多个沟道和漏电极绝缘。
26.在一些实施方式中，所述多个沟道可以包括在第一沟道之上的第二沟道。第二沟道可以与第一沟道间隔开。第二沟道可以在源电极和漏电极之间。栅绝缘层可以使栅电极与第二沟道绝缘。
27.在一些实施方式中，沟道中的至少一个可以包括二维半导体材料，第一沟道可以直接接触源电极和漏电极。
28.在一些实施方式中，绝缘层可以在彼此相邻的第一沟道之间。
29.在一些实施方式中，在彼此相邻的第一沟道之间的区域可以是空的空间。
附图说明
30.本公开的某些实施方式的以上及其他方面、特征和优点将由以下结合附图的描述更加明显，附图中：
31.图1是根据示例实施方式的场效应晶体管的透视图。
32.图2是沿着图1的线a-a截取的截面图。
33.图3是沿着图1的线b-b截取的截面图。
34.图4是图1的平面图。
35.图5是概念性地示出由于短沟道效应引起的最小沟道长度随沟道厚度的变化的曲线图。
36.图6是根据另一示例实施方式的场效应晶体管的平面图。
37.图7是根据另一示例实施方式的场效应晶体管的沿着线a-a截取的截面图。
38.图8是根据另一示例实施方式的场效应晶体管的沿着线b-b截取的截面图。
39.图9至图14示出根据示例实施方式的制造场效应晶体管的方法。
40.图15至图20示出根据另一示例实施方式的制造场效应晶体管的方法。
41.图21示出在三维结构上沉积mos2材料的结果。
42.图22是根据示例实施方式的包括场效应晶体管的显示驱动器集成电路(ddi)和包括该ddi的显示装置的示意性框图。
43.图23是根据示例实施方式的包括场效应晶体管的cmos反相器的电路图。
44.图24是根据示例实施方式的包括场效应晶体管的cmos sram器件的电路图。
45.图25是根据示例实施方式的包括场效应晶体管的cmos nand电路的电路图。
46.图26是根据示例实施方式的包括场效应晶体管的电子系统的框图。
47.图27是根据示例实施方式的包括场效应晶体管的电子系统的框图。
具体实施方式
48.现在将详细参照实施方式，其示例在附图中示出，其中，相同的附图标记始终指代相同的元件。就此而言，本实施方式可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面通过参照附图仅描述实施方式以解释各方面。如这里所使用的，术语“和/或”包括一个或更多个相关所列举项目的任何和所有组合。
49.诸如“中的至少一个”的表述当在一列元件之后时，修饰整列元件而不修饰该列中的个别元件。例如，“a、b和c中的至少一个”、“a、b或c中的至少一个”、“a、b、c或其组合中的一个”和“a、b、c和其组合中的一个”可以分别被解释为覆盖以下组合中的任何一种：a；b；a和b；a和c；b和c；以及a、b和c。
50.当在本说明书中结合数值使用术语“大约”或“基本上”时，意图是相关数值包括围绕所陈述的数值的制造或操作公差(例如，
±
10％)。此外，当词语“一般”和“基本上”与几何形状结合使用时，意图是不要求几何形状的精度，但是该形状的宽容度在本公开的范围内。此外，无论数值或形状被修饰为“大约”还是“基本上”，将理解，这些数值和形状应被解释为包括围绕所陈述的数值或形状的制造或操作公差(例如，
±
10％)。
51.在下文中，将参照附图详细描述根据各种实施方式的场效应晶体管和制造该场效应晶体管的方法。在附图中，相同的附图标记表示相同的元件，并且为了描述的方便和清楚，每个元件的尺寸可以被夸大。诸如“第一”和“第二”的术语可以用于描述各种元件，但是元件不应受术语限制。术语仅用于将一个元件与另一个元件区分开。
52.单数表述可以包括复数表述的含义，只要它们之间在上下文中没有明确区别。此
外，当元件被称为“包括”构成元件时，可以进一步包括而不是排除其他构成元件，除非对此有任何其他特别提及。此外，在附图中，为了描述的清楚，每个元件的尺寸或厚度可以被夸大。此外，还将理解，当材料层被称为“在”另一衬底或层“上”时，它可以直接在该另一衬底或层上，或者也可以存在居间的层。此外，在以下实施方式中构成每一层的材料是非限制性示例，也可以使用除了所描述的材料之外的其他材料。
53.诸如“单元”和“模块”的术语表示处理至少一个功能或操作的单元，并且它们可以通过使用硬件、软件或硬件和软件的组合来实现。
54.这里示出和描述的特定实现方式是本公开的示例，并且不旨在以任何方式另行限制本公开的范围。为了简洁起见，可以不详细描述常规的电子设备、控制系统、软件和系统的其他功能方面。此外，在附图中描绘的元件之间的线连接或连接构件通过示例表现功能连接和/或物理或电路连接，并且在实际应用中，它们可以用各种合适的附加功能连接、物理连接或电路连接来替代或体现。
55.术语“该”和与其类似的其他指示代词应被理解为包括单数形式和复数形式。
56.可以按适当的顺序执行方法的操作，除非按顺序明确描述或被描述为相反。此外，示例或示例术语(例如，“诸如”和“等”)用于描述的目的，不旨在限制本公开的范围，除非由权利要求书限定。
57.图1是根据示例实施方式的场效应晶体管的透视图。
58.场效应晶体管100可以包括衬底110、布置在衬底110上的源电极120、与源电极120分隔开的漏电极130、连接在源电极120和漏电极130之间的沟道140、以及与源电极120和漏电极130绝缘的栅电极160。
59.衬底110可以是绝缘衬底或在其上形成有绝缘层的半导体衬底。半导体衬底可以包括例如si、ge、sige或
ⅲ‑ⅴ
族半导体材料。衬底110可以是例如在其表面上形成有硅氧化物的硅衬底，但不限于此。
60.图2是图1的场效应晶体管的沿着线a-a截取的截面图，图3是图1的场效应晶体管的沿着线b-b截取的截面图。a-a截面可以是由在垂直于衬底100的方向(图中的z方向)上跨过源电极120和漏电极130(图中的x方向)的平面形成的第一截面。b-b截面可以是由在垂直于衬底100的方向(图中的z方向)上在源电极120和漏电极130之间(图中的y方向)的平面形成的第二截面。这里，因为衬底100可以不是完整的平面，所以垂直于衬底100的方向可以是基本上垂直于衬底100。贯穿本说明书，上述方向将应用于第一截面和第二截面两者。
61.参照图2，沟道140可以包括第一沟道141，当在第一截面中看时，第一沟道141具有中空闭合的截面结构。中空闭合的截面结构可以包括例如包含正方形、圆形、椭圆形或任意图形的闭环形状。第一沟道141可以包括例如跨过源电极120和漏电极130连接的片状部分141a、以及接触源电极120和漏电极130的间隔物部分141b。第一沟道141可以包括两个片状部分141a。间隔物部分141b可以支撑两个片状部分141a并在两个片状部分141a之间限定间隙。
62.可以布置多个第一沟道141，并且第一沟道141可以在垂直于衬底110的方向(z方向)上彼此分隔开。换句话说，彼此相邻的第一沟道141可以彼此分隔开。同时，沟道140可以包括第二沟道142，在第二沟道142中，当在第一截面中看时，第二沟道142的上端和下端中的至少一个具有开放的截面结构或片形结构。沟道140可以连接在源电极120和漏电极130
之间，以用作电流在源电极120和漏电极130之间通过其流动的路径。沟道140可以直接接触源电极120和漏电极130。然而，沟道140不限于此，沟道140可以通过介质连接到源电极120和漏电极130。
63.在第一沟道141具有中空闭合的截面结构的情况下，第一沟道141可以与源电极120和漏电极130表面接触，并且接触面积可以通过调节第一沟道141的中空部的厚度而增大。即，可以通过调节第一沟道141的间隔物部分141b的长度来调节第一沟道141和源电极120之间的接触面积以及第一沟道141和漏电极130之间的接触面积。例如，间隔物部分141b可以具有100nm或更小的长度。替代地，间隔物部分141b可以具有50nm或更小的长度。替代地，间隔物部分141b可以具有20nm或更小的长度。替代地，间隔物部分141b可以具有10nm或更小的长度。
64.第一沟道141和第二沟道142可以包括二维半导体材料。二维半导体材料可以包括石墨烯、黑磷、磷烯或过渡金属二硫族化物。过渡金属二硫族化物可以包括选自由mo、w、nb、v、ta、ti、zr、hf、tc、re、cu、ga、in、sn、ge和pb构成的组的任何一种金属元素以及选自由s、se和te构成的组的任何一种硫族元素。
65.二维半导体材料可以掺有导电掺杂剂。
66.例如，在第一沟道141中，连接在源电极120和漏电极130之间的片状部分141a的厚度d可以为20nm或更小。例如，第一沟道141的片状部分141a的厚度d可以为10nm或更小。例如，第一沟道141的片状部分141a的厚度d可以为5nm或更小。例如，第一沟道141的片状部分141a的厚度d可以为1nm或更小。源电极120和漏电极130之间的距离可以为例如100nm或更小。替代地，源电极120和漏电极130之间的距离可以为例如50nm或更小。替代地，源电极120和漏电极130之间的距离可以为例如20nm或更小。
67.栅绝缘层150可以形成在第一沟道141和第二沟道142中。栅电极160可以形成在栅绝缘层150中。当在第一截面中看时，栅绝缘层150可以形成在第一沟道141内部，并且栅电极160可以形成在栅绝缘层150内部。
68.当在第一截面中看时，第一沟道141可以围绕整个栅电极160。因此，栅电极160可以被第一沟道141的整个内表面围绕，并且栅绝缘层150插置在其间。
69.可以在彼此相邻的第一沟道141之间以及在第一沟道141和第二沟道142之间进一步布置绝缘层170。绝缘层170可以被布置为跨越源电极120和漏电极130之间的区域(例如，在源电极120和漏电极130之间延伸)。绝缘层170可以直接接触源电极120和漏电极130。绝缘层170可以使沟道彼此绝缘，并且可以用作用于在下面将描述的制造工艺中沉积沟道的支撑层。绝缘层170可以具有例如大于0nm且小于或等于100nm的厚度。例如，绝缘层170可以具有大于0nm且小于或等于20nm的厚度。
70.绝缘层170可以包括低掺杂硅、sio2、al2o3、hfo2或si3n4中的至少一种。
71.在本实施方式中，第一沟道141可以具有中空闭合的截面结构，并且可以连接在源电极120和漏电极130之间，从而形成多桥结构。在衬底110中，源电极120和漏电极130可以被布置为在第一方向上彼此分隔开，并且第一沟道141可以在源电极120和漏电极130之间布置为在垂直于衬底110的第二方向上彼此分隔开。第一方向可以是x方向，第二方向可以是z方向。
72.参照图3，沟道140可以包括当在第二截面中看时具有中空闭合的截面结构的第一
沟道141。多个第一沟道141可以被布置并且可以彼此分隔开。栅绝缘层150可以布置在第一沟道141上，并且栅电极160可以布置在栅绝缘层150上。当在第二截面中看时，第一沟道141可以在场效应晶体管的高度方向上即在垂直于衬底110的方向(z方向)上彼此分隔开，栅绝缘层150可以布置在第一沟道141的外侧，并且栅电极160可以围绕第一沟道141。即，栅电极160可以围绕第一沟道141的所有侧面，并且这种构造可以被称为全环绕栅结构。当在第一截面和第二截面两者中看时，在第一截面中的第一沟道141和在第二截面中的第一沟道141可以分别在垂直于衬底110的方向上交替地布置。
73.绝缘层170可以布置在第一沟道141内部。
74.如图3所示，栅绝缘层150可以接触第一沟道层141并且可以沿着闭合路径围绕第一沟道层141。栅电极160可以与第一沟道层141分隔开且栅绝缘层150插置在其间，并且栅电极160可以沿着闭合路径围绕第一沟道层141。栅绝缘层150可以使第一沟道层141和栅电极160彼此绝缘，并且可以限制和/或抑制泄漏电流。
75.栅电极160可以包括侧部分160sp、水平部分160hp和上部分160up。上部分160up的厚度可以大于水平部分160hp的厚度。水平部分160hp可以在绝缘层170之间的空间(或图7中的气隙270)中延伸。水平部分160hp可以通过栅绝缘层150和第一沟道层141与绝缘层170分隔开。
76.图4是图1的场效应晶体管100的平面图。参照图2、图3和图4，栅绝缘层150可以延伸到栅电极160和源电极120之间的区域并延伸到栅电极160和漏电极130之间的区域，以使栅电极160与源电极120绝缘并使栅电极160与漏电极130绝缘。
77.第一沟道141和源电极120之间的接触以及第一沟道141和漏电极130之间的接触可以具有边缘形状。如图2所示，在第三方向(y方向)上延伸的间隔物部分141b可以布置在第一沟道141的两侧，并且间隔物部分141b可以分别接触源电极120和漏电极130。间隔物部分141b可以分别与源电极120和漏电极130表面接触。
78.在本实施方式中，栅电极160可以布置在第一沟道141的一侧且栅绝缘层150插置在其间。即，绝缘层170可以布置在第一沟道141的一个表面上，并且栅绝缘层150可以布置在另一表面上。
79.在根据一实施方式的场效应晶体管100中，第一沟道141可以以其两侧分别与源电极120和漏电极130接触的多桥结构布置，并在远离衬底110的方向上彼此分隔开。具有多桥结构的沟道可以减小短沟道效应并减小源极/漏极占据的面积，因此对于高集成可以是有利的。此外，无论沟道的位置如何，源极/漏极结电容都可以保持均匀，因此，沟道可以应用于高速、高可靠性的器件。尽管图3示出了配置多桥结构的三个沟道，这仅是非限制性示例，并且本公开不限于此，根据一实施方式的场效应晶体管100可以包括多个沟道，例如堆叠的四个或更多个沟道。
80.根据一实施方式的场效应晶体管100的第一沟道层141可以由二维半导体材料形成。二维半导体材料是指具有二维晶体结构的半导体材料，并且可以具有单层或多层结构。构成二维半导体材料的每一层可以具有原子级厚度。
81.在根据一实施方式的场效应晶体管100中，第一沟道层141可以包括二维半导体材料以实现较小的沟道长度。这里，沟道长度cl可以表示源电极120和漏电极130之间的沟道长度，即如图2所示在第一方向(x方向)上的长度。图5示出了最小沟道长度根据沟道厚度的
变化。参照图5，沟道长度cl可以与沟道141的厚度相关，并且沟道长度cl可以被设定为由沟道141的厚度确定的最小长度。该厚度可以指示在沟道堆叠方向即z方向上的厚度。随着沟道141的厚度变小，沟道长度可以减小，因此场效应晶体管的尺寸可以减小。
82.第一沟道141的片状部分141a的厚度d可以为20nm或更小。替代地，第一沟道141的片状部分141a的厚度d可以为5nm或更小。替代地，第一沟道141的片状部分141a的厚度d可以为1nm或更小。因为二维半导体材料的特性没有很大变化并且即使具有纳米级厚度也保持高迁移率，所以二维半导体材料具有优异的电特性，并且可以应用于各种器件。
83.二维半导体材料可以包括例如石墨烯、黑磷、磷烯和金属硫族化物中的至少一种。石墨烯是具有其中碳原子被二维键合的六方蜂窝结构的材料，与硅(si)的电迁移率和热特性相比具有高的电迁移率和优异的热特性，化学上稳定，并具有宽的表面积。黑磷是其中黑磷原子二维键合的材料。
84.金属硫族化物可以包括过渡金属二硫族化物(tmd)。tmd可以包括例如mo、w、nb、v、ta、ti、zr、hf、tc和re中的任何一种过渡金属以及s、se和te中的任何一种硫族元素。tmd可以由例如mx2表示，其中m表示过渡金属，x表示硫族元素。例如，m可以是mo、w、nb、v、ta、ti、zr、hf、tc或re，x可以是s、se或te。因此，例如，tmd可以包括mos2、mose2、mote2、ws2、wse2、wte2、zrs2、zrse2、hfs2、hfse2、nbse2、rese2等。替代地，tmd可以不由mx2表示。在这种情况下，例如，tmd可以包括cus，其是过渡金属cu和硫族元素s的化合物。同时，金属硫族化物可以是包括非过渡金属的硫族化物材料。非过渡金属可以包括例如ga、in、sn、ge或pb。在这种情况下，金属硫族化物可以包括诸如ga、in、sn、ge或pb的非过渡金属和诸如s、se或te的硫族元素的化合物。例如，金属硫族化物可以包括snse2、gas、gase、gate、gese、in2se3或insns2。
85.如上所述，金属硫族化物可以包括mo、w、nb、v、ta、ti、zr、hf、tc、re、cu、ga、in、sn、ge和pb中的任何一种金属元素以及s、se和te中的一种硫族元素。然而，上述材料仅是非限制性示例，其他材料可以用于金属硫族化物。
86.二维半导体材料可以掺有p型掺杂剂或n型掺杂剂以调节迁移率。这里，p型掺杂剂和n型掺杂剂可以分别是例如在石墨烯或碳纳米管(cnt)中使用的p型掺杂剂和n型掺杂剂。可以通过离子注入或化学掺杂方法来掺入p型掺杂剂或n型掺杂剂。
87.第一沟道141可以由相同的二维半导体材料形成，并且可以具有相同的厚度。然而，本公开不限于此，第一沟道141可以包括不同类型的二维半导体材料，并且可以具有不同的厚度。替代地，第一沟道141可以在截面图中彼此分隔开，但是在整体三维视图中可以像链一样彼此连接。
88.源电极120和漏电极130可以包括具有导电性的金属材料。例如，源电极120和漏电极130可以包括金属，诸如镁(mg)、铝(al)、钪(sc)、钛(ti)、钒(v)、铬(cr)、锰(mn)、镍(ni)、铜(cu)、锌(zn)、镓(ga)、锆(zr)、铌(nb)、钼(mo)、铅(pd)、银(ag)、镉(cd)、铟(in)、锡(sn)、镧(la)、铪(hf)、钽(ta)、钨(w)、铱(ir)、铂(pt)、金(au)、铋(bi)或其合金。
89.栅电极160可以包括金属材料或导电氧化物。这里，金属材料可以包括选自由au、ti、tin、tan、w、mo、wn、pt和ni构成的组的至少一种。导电氧化物可以包括例如铟锡氧化物(ito)或铟锌氧化物(izo)。替代地，栅电极160可以由与源电极120和漏电极130的材料相同的材料形成。
90.栅绝缘层150可以包括高k电介质材料，即具有高介电常数的材料。栅绝缘层150可
以包括例如铝氧化物、铪氧化物、锆铪氧化物、镧氧化物等。然而，其不限于此。
91.栅绝缘层150可以包括铁电材料。铁电材料具有自发电偶极子，即自发极化，因为在晶化材料结构中，晶胞中的电荷分布是非中心对称的。因此，即使在没有外部电场的情况下，铁电材料也因偶极子而具有残留极化。此外，极化方向可以通过外部电场以域为单位切换。铁电材料可以包括例如选自hf、si、al、zr、y、la、gd和sr的至少一种氧化物，但这仅是非限制性示例。在一些实施方式中，铁电材料可以进一步包括掺杂剂。
92.在栅绝缘层150包括铁电材料的情况下，场效应晶体管100可以应用于逻辑器件或存储器件。在栅绝缘层150包括铁电材料的情况下，可以通过负电容效应来减小亚阈值摆幅(ss)，因此可以减小场效应晶体管100的尺寸同时提高其性能。
93.栅绝缘层150可以具有包括高k材料和铁电材料的多层结构。栅绝缘层150可以包括诸如硅氮化物的电荷俘获层，因此，场效应晶体管100可以用作具有存储特性的存储晶体管。例如，栅绝缘层150可以包括在绝缘膜和隧穿层之间的电荷俘获层，绝缘膜和隧穿层由与电荷俘获层不同的电介质材料形成。
94.通过用二维半导体材料形成沟道，根据一实施方式的场效应晶体管100可以减小短沟道效应并且可以具有小的沟道长度。
95.短沟道效应是指当沟道长度小时发生的性能限制，例如，诸如阈值电压变化、载流子速度饱和和亚阈值特性下降的现象。
96.已知短沟道效应与沟道厚度相关。图5是概念性地示出由于短沟道效应引起的最小沟道长度根据沟道厚度而变化的曲线图。如该曲线图所示，沟道厚度越小，可实现的最小沟道长度越小。因此，为了实现高度小型化的晶体管从而提高集成度，可以通过减小沟道厚度来有效地减小沟道长度。
97.同时，在通过使用典型的块状材料(例如，硅基材料)来减小沟道厚度并且沟道厚度为几nm或更小的情况下，硅内的载流子数量减少，因此电子迁移率降低。在根据本实施方式的场效应晶体管100中，通过用二维半导体材料来形成沟道层141，即使在沟道层141的厚度为几nm或更小的情况下，也可以保持高电子迁移率。因此，在本实施方式的场效应晶体管100中，由短沟道效应引起的最小沟道长度可以缩短，并且可以实现优异的性能。
98.此外，根据示例实施方式的场效应晶体管100可以具有其中栅电极围绕沟道的四个侧面的全环绕栅结构，因此，可以更精确地调节电流并且可以实现高功率效率。根据示例实施方式的场效应晶体管可以应用于需要高性能和低功率的电子装置，诸如移动装置、人工智能(ai)装置、5g通信设备和iot装置。
99.在根据示例实施方式的场效应晶体管100中，可以进一步增大栅电极和沟道之间的接触面积。因此，可以减少功耗并且可以改善性能。
100.图6示出了其中在图1所示的场效应晶体管中进一步包括间隔物的示例。图6是平面图。
101.参照图6，间隔物180可以进一步布置在源电极120和栅电极160之间以及在漏电极130和栅电极160之间。间隔物180可以被布置为使源电极120与栅电极160绝缘，并使漏电极130与栅电极160绝缘。间隔物180可以包括绝缘材料。尽管栅绝缘层150可以进行绝缘，但是间隔物180可以被进一步布置为补充栅绝缘层150的绝缘。
102.图7和图8示出了根据另一实施方式的场效应晶体管。图7是沿着a-a线的截面图，
图8是关于场效应晶体管的沿着线b-b截取的截面图。a-a截面和b-b截面与参照图1所述相同。
103.参照图7，场效应晶体管200可以包括衬底210、布置在衬底210上的源电极220、与源电极220分隔开的漏电极230、连接在源电极220和漏电极230之间的沟道240、以及与源电极220和漏电极230绝缘的栅电极260。
104.在场效应晶体管200中，具有与参照图1、图2和图3描述的场效应晶体管100的对应部件的名称相同的名称的部件执行基本相同的功能和操作，因此将省略其详细描述并将主要描述不同之处。
105.参照图7和图8，当在第一截面中看时，沟道240可以包括具有中空闭合的截面结构的第一沟道241。沟道240可以进一步包括具有开放截面结构或片形结构的第二沟道242。可以布置多个第一沟道241，并且第一沟道241可以在高度方向(z方向)上彼此分隔开。
106.同时，当在第一截面中看时，场效应晶体管200可以在第一沟道241之间具有空的空间270。当在第二截面中看时，空的空间270可以对应于第一沟道241的内部。可以通过稍后将描述的制造操作中的其中栅电极在形成源电极和漏电极之前形成的先栅极(gate first)工艺来制造场效应晶体管200。在该工艺中，空的空间270可以不被填充地形成在第一沟道241和第二沟道242之间。
107.在下文中，将描述根据示例实施方式的制造场效应晶体管的方法。
108.在图9至图14中，在每个图中一起示出了a-a截面(第一截面)和b-b截面(第二截面)。
109.参照图9，可以在衬底310上交替地堆叠牺牲层311和绝缘层312。衬底310可以是绝缘衬底或在其上形成有绝缘层的半导体衬底。半导体衬底可以包括例如si、ge、sige或
ⅲ‑ⅴ
族半导体材料。衬底310可以是例如在其表面上形成有硅氧化物的硅衬底，但不限于此。牺牲层311和绝缘层312可以由可通过使用蚀刻气体或蚀刻溶液选择性地去除的材料形成。牺牲层311可以包括诸如sio2、al2o3、si3n4、多晶硅或sige的无机材料，或诸如pmma或pr的有机材料。绝缘层312可以包括低掺杂硅、sio2、al2o3、hfo2或si3n4中的至少一种。
110.参照图10，可以通过使用第一掩模m1来图案化牺牲层311和绝缘层312的堆叠结构。第一掩模m1可以具有与源电极和漏电极对应的图案。可以通过经由使用第一掩模m1去除堆叠结构的一部分来图案化牺牲层311和绝缘层312的堆叠结构。可以在图案化的堆叠结构的两侧形成电极对应区315。
111.参照图11，可以通过使用第二掩模m2分别在电极对应区315形成源电极321和漏电极322。源电极321和漏电极322可以被形成为使得它们出现在第一截面中并且因被第二掩模m2阻挡而未出现在第二截面中。
112.参照图12，可以在源电极321和漏电极322上形成第三掩模m3。可以通过使用第三掩模m3和仅选择性地蚀刻牺牲层311的蚀刻气体来去除牺牲层311，绝缘层312可以保留。绝缘层312可以连接在源电极321和漏电极322之间，并且绝缘层312可以被堆叠为以多桥构造彼此分隔开。绝缘层312可以悬置在源电极321和漏电极322之间。
113.参照图13，可以通过在绝缘层312、源电极321和漏电极322上沉积沟道材料来形成沟道330。可以通过化学气相沉积(cvd)、金属有机化学气相沉积(mocvd)或原子层沉积(ald)来形成沟道330。沟道330可以由例如二维半导体材料形成。二维半导体材料可以包括
石墨烯、黑磷、磷烯或过渡金属二硫族化物。可以以几纳米的厚度沉积二维半导体材料。尽管由于沟道的极低厚度而难以用二维材料形成沟道，但是如在本实施方式中那样，可以通过在绝缘层312上形成沟道330而容易地薄地沉积二维材料。绝缘层312可以支撑沟道330。
114.沟道330可以连接到源电极321和漏电极322，并且当在第一截面中看时可以具有中空闭合的截面结构。沟道330可以包括连接在源电极321和漏电极322之间的片状部分330a、以及接触源电极321和漏电极322并支撑片状部分330a以在其间具有间隙的接触部分330b。沟道330可以连接到源电极321和漏电极322，并且当在第二截面中看时可以具有中空闭合的截面结构。
115.可以在沟道330上沉积栅绝缘层340。可以通过cvd、mocvd或ald来形成栅绝缘层340。
116.参照图14，可以在栅绝缘层340上形成栅电极350，然后可以去除第三掩模m3。栅电极350可以包括水平部分351，水平部分351在源电极321和漏电极322之间延伸并在垂直方向上彼此间隔开。
117.参照图9至图14描述的制造场效应晶体管的方法采用其中栅电极350晚于源电极321和漏电极322的制造而形成的后栅极(gat last)工艺。在本实施方式中，绝缘层312可以形成在源电极321和漏电极322之间，并且沟道330可以容易地形成在绝缘层312中。
118.图15至图20示出根据另一示例实施方式的制造场效应晶体管的方法。
119.在图15至图20中，在每个图中一起示出了a-a截面(第一截面)和b-b截面(第二截面)。
120.参照图15，可以在衬底410上交替地堆叠栅电极420和牺牲层422。牺牲层422可以包括诸如sio2、al2o3、si3n4、多晶硅或sige的无机材料，或诸如pmma或pr的有机材料。
121.参照图16，可以图案化栅电极420和牺牲层422的堆叠结构，并且可以通过使用第一掩模m1去除堆叠结构的一部分。
122.参照图17，可以通过使用第二掩模m2在图案化的堆叠结构的两侧形成栅支撑电极425。栅支撑电极425可以支撑在去除牺牲层422之后保留的栅电极420。栅支撑电极425可以由与栅电极420的材料相同的材料形成。然而，栅支撑电极425不限于此，并且可以包括导电材料。栅支撑电极425可以与栅电极420一起用作电极。
123.参照图18，可以去除牺牲层422并且可以保留栅电极420。栅电极420可以连接到栅支撑电极425并由栅支撑电极425支撑，并且可以在多桥构造中堆叠为彼此分隔开。栅电极420可以从栅支撑电极425悬置。第三掩模m3可以布置在栅电极420周围。第三掩模m3可以限定沟道区、源电极区和漏电极区。当在第一截面中看时，电极对应区415可以形成在图案化的堆叠结构的两侧。
124.参照图19，可以通过使用第三掩模m3在栅电极420上沉积栅绝缘层430。可以在栅绝缘层430上沉积沟道材料以形成沟道440。沟道440可以包括二维半导体材料。尽管由于沟道的极小厚度而难以用二维材料形成沟道440，但是如在本实施方式中那样，通过在栅电极420上形成沟道440，可以容易地薄地沉积二维材料。栅电极420可以支撑沟道440。
125.参照图19和图20，可以分别在电极对应区415中形成源电极451和漏电极452。源电极451和漏电极452可以被形成为使得它们出现在第一截面中并且因被第三掩模m3阻挡而未出现在第二截面中。在形成源电极451和漏电极452之后，可以去除第三掩模m3以制造场
效应晶体管。
126.在本实施方式中，沟道440可以连接到源电极451和漏电极452，并且当在第一截面和第二截面中看时可以具有中空闭合的截面结构。沟道440可以包括在源电极451和漏电极452之间的片状部分440a、以及接触源电极451和漏电极452并支撑片状部分440a以在其间具有间隙的接触部分440b。沟道440可以连接到源电极451和漏电极452，并且当在第二截面中看时可以具有中空闭合的截面结构。
127.参照图15至图20描述的制造场效应晶体管的方法采用其中栅电极420在形成源电极451和漏电极452之前形成的先栅极工艺。在本实施方式中，可以在栅支撑电极425之间形成栅电极420，并且栅绝缘层430和沟道440可以容易地形成在栅电极420上。
128.图21示出二维材料mos2通过mocvd在三维结构上的沉积。在部分a的放大图中，二维材料层被均匀地沉积。
129.根据示例实施方式的场效应晶体管可以包括呈多桥构造的沟道，从而限制和/或抑制短沟道效应并有效地减小沟道的厚度和长度。根据示例实施方式的制造场效应晶体管的方法可以容易地形成具有几nm或更小的厚度的极薄的沟道。
130.根据示例实施方式的场效应晶体管被高度小型化并具有优异的电性能，因此适合于具有高集成度的集成电路器件。
131.根据示例实施方式的场效应晶体管可以构造形成数字电路或模拟电路的晶体管。在一些实施方式中，该场效应晶体管可以用作高电压晶体管或低电压晶体管。例如，根据示例实施方式的场效应晶体管可以构造形成闪存器件(其是在高电压下操作的非易失性存储器件)或电可擦除可编程只读存储(eeprom)器件的外围电路的高电压晶体管。替代地，根据示例实施方式，可以形成在用于需要10v或更高的工作电压(例如，20v至30v的工作电压)的液晶显示器(lcd)的ic器件、或在需要100v的工作电压的等离子显示面板(pdp)中使用的ic芯片中包括的晶体管。
132.图22是根据示例实施方式的显示驱动器集成电路(ddi)500和包括该ddi 500的显示装置的示意性框图。
133.参照图22，ddi 500可以包括控制器502、电源电路504、驱动器块506和存储块508。控制器502可以接收和解码从主处理单元(mpu)522施加的命令，并根据该命令控制ddi 500的每个块实现操作。电源电路504可以响应于控制器502的控制而产生驱动电压。驱动器块506可以响应于控制器502的控制通过使用电源电路504所产生的驱动电压来驱动显示面板524。显示面板524可以是液晶显示面板、oled显示面板或等离子体显示面板。存储块508可以临时存储输入到控制器502的命令或从控制器502输出的控制信号，或者可以存储必要的数据，并且可以包括诸如ram或rom的存储器。电源电路504和驱动器块506可以包括根据以上参照图1至图20描述的示例实施方式的场效应晶体管。
134.图23是根据示例实施方式的cmos反相器600的电路图。
135.cmos反相器600可以包括cmos晶体管610。cmos晶体管610可以包括pmos晶体管620和nmos晶体管630，pmos晶体管620连接在电源端子vdd和接地端子之间。cmos晶体管610可以包括根据以上参照图1至图21描述的示例实施方式的场效应晶体管。
136.图24是根据示例实施方式的cmos sram器件700的电路图。
137.cmos sram器件700可以包括一对驱动晶体管710。该对驱动晶体管710中的每个可
以包括pmos晶体管720和nmos晶体管730，pmos晶体管720连接在电源端子vdd和接地端子之间。cmos sram器件700可以进一步包括一对传输晶体管740。传输晶体管740的源极可以交叉连接到构成驱动晶体管710的pmos晶体管720和nmos晶体管730的公共节点。电源端子vdd可以连接到pmos晶体管720的源极，并且接地端子可以连接到nmos晶体管730的源极。字线wl可以连接到该对传输晶体管740的栅极，并且位线bl和反相位线可以分别连接到该对传输晶体管740的漏极。
138.cmos sram器件700的驱动晶体管710和传输晶体管740中的至少一个可以包括根据参照图1至图21描述的示例实施方式的场效应晶体管。
139.图25是根据示例实施方式的cmos nand电路800的电路图。
140.cmos nand电路800可以包括不同的输入信号被发送到其的一对cmos晶体管。cmos nand电路800可以包括根据以上参照图1至图20描述的示例实施方式的场效应晶体管。
141.图26是示出根据示例实施方式的电子系统900的框图。
142.电子系统900可以包括存储器910和存储控制器920。存储控制器920可以响应于主机930的请求而控制存储器910以从存储器910读取数据和/或将数据写入存储器910。存储器910和存储控制器920中的至少一个可以包括根据以上参照图1至图21描述的示例实施方式的场效应晶体管。
143.图27是根据示例实施方式的电子系统1000的框图。
144.电子系统1000可以构成无线通信装置或能够在无线环境下发送和/或接收信息的装置。电子系统1000可以包括通过总线1050彼此连接的控制器1010、输入/输出(i/o)装置1020、存储器1030和无线接口1040。
145.控制器1010可以包括微处理器、数字信号处理器或与其类似的处理装置中的至少一种。输入/输出装置1020可以包括键板、键盘或显示器中的至少一种。存储器1030可以存储由控制器1010运行的命令。例如，存储器1030可以存储用户数据。电子系统1000可以使用无线接口1040来经由无线通信网络发送/接收数据。无线接口1040可以包括天线和/或无线收发器。在一些实施方式中，电子系统1000可以用于第三代通信系统，例如码分多址(cdma)、全球移动通信系统(gsm)、北美数字蜂窝网络(nadc)、扩展时分多址(e-tdma)和/或第三代通信系统的通信接口协议，例如宽带码分多址(wcdma)。电子系统1000可以包括根据以上参照图1至图21描述的示例实施方式的场效应晶体管。
146.根据示例实施方式的场效应晶体管可以高度小型化并且可以展现出良好的电性能，因此可以应用于集成电路器件，并且可以实现小尺寸、低功耗和高性能。
147.根据示例实施方式的场效应晶体管可以包括具有多桥构造的沟道，以减小线宽并增加电流量。根据示例实施方式的场效应晶体管可以包括由二维材料形成的沟道以提高电子迁移率，并且可以具有其中栅电极围绕整个沟道的结构从而提高栅可控性。
148.根据示例实施方式的制造场效应晶体管的方法可以促进薄沟道的制造。
149.以上公开的一个或更多个元件可以包括处理电路(诸如包含逻辑电路的硬件、诸如运行软件的处理器的硬件/软件组合、或其组合)，或在处理电路(诸如包含逻辑电路的硬件、诸如运行软件的处理器的硬件/软件组合、或其组合)中实现。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路
(asic)等。
150.应理解，这里描述的实施方式应仅在描述性意义上而不是出于限制的目的来考虑。对每个实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，在不背离如由所附权利要求限定的精神和范围的情况下，可以进行形式和细节上的各种改变。
151.本技术是基于2020年9月4日在韩国知识产权局提交的韩国专利申请第10-2020-0113205号并要求其优先权，其公开内容通过引用全文合并于此。