技术特征：
1.一种硬掩膜的制作方法，其特征在于，包括：提供基底，所述基底上形成有图形化的牺牲层；形成第一保护层，所述第一保护层至少覆盖所述牺牲层侧壁；形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层侧壁；去除所述牺牲层；去除所述第一掩膜层侧壁处的所述第一保护层。2.根据权利要求1所述的硬掩膜的制作方法，其特征在于，形成第一保护层，所述第一保护层至少覆盖所述牺牲层侧壁的步骤中，所述第一保护层还覆盖所述牺牲层的上表面及所述基底暴露的表面；所述形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层侧壁的步骤包括：形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层表面；去除所述牺牲层顶部的第一掩膜层、第一保护层及牺牲层之间的部分第一掩膜层及第一保护层，暴露出所述牺牲层顶部及部分基底表面。3.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述去除所述第一掩膜层侧壁处的所述第一保护层包括：沿所述第一掩膜层的侧壁向下刻蚀第一保护层。4.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述基底包括衬底及设置在所述衬底上的第二掩膜层，以所述第一掩膜层为掩膜，在所述第二掩膜层上形成初始图案。5.根据权利要求4所述的硬掩膜的制作方法，其特征在于，所述衬底包括半导体衬底及设置在所述半导体衬底上的氧化物层及多晶硅层。6.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述第一保护层为氮化物层。7.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述第一掩膜层为氧化物层。8.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述形成第一保护层的制程中温度为600～700摄氏度。9.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述形成第一掩膜层的制程中压力为0.1～50托，温度为25～600摄氏度。10.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述形成第一掩膜层的原料为二(异丙氨基)硅烷、双(叔丁基氨基)硅烷、或双(二乙基氨基)硅烷。11.根据权利要求1所述的硬掩膜的制作方法，其特征在于，所述形成第一掩膜层的方式为等离子体增强型原子沉积、热原子沉积、或触媒原子沉积中的一种。12.根据权利要求2所述的硬掩膜的制作方法，其特征在于，所述去除所述牺牲层顶部的第一掩膜层、第一保护层及牺牲层之间的部分第一掩膜层及第一保护层，采用六氟化硫、四氟化碳、氯气、或氩气中的一种或多种气体对所述第一掩膜层进行刻蚀。13.一种图形的制作方法，其特征在于，包括：提供基底，所述基底上形成有图形化的牺牲层；形成第一保护层，所述第一保护层至少覆盖所述牺牲层侧壁；形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层侧壁；去除所述牺牲层；
去除所述第一掩膜层侧壁处的所述第一保护层；以所述第一掩膜层为掩膜，在所述基底上形成目标图形。14.根据权利要求13所述的图形的制作方法，其特征在于，形成第一保护层，所述第一保护层至少覆盖所述牺牲层侧壁的步骤中，所述第一保护层还覆盖所述牺牲层的上表面及所述基底暴露的表面；所述形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层侧壁的步骤包括：形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层表面；去除所述牺牲层顶部的第一掩膜层、第一保护层及牺牲层之间的部分第一掩膜层及第一保护层，暴露出所述牺牲层顶部及部分基底表面。15.根据权利要求13所述的图形的制作方法，其特征在于，所述去除所述第一掩膜层侧壁处的所述第一保护层包括：沿所述第一掩膜层的侧壁向下刻蚀第一保护层。16.根据权利要求13所述的图形的制作方法，其特征在于，所述基底包括衬底及设置在所述衬底上的第二掩膜层，以所述第一掩膜层为掩膜，在所述基底上形成目标图形的步骤包括：以所述第一掩膜层为掩膜，在所述第二掩膜层上形成初始图案；以所述第二掩膜层为掩膜，将所述初始图案转移到所述衬底上，形成所述目标图案。17.根据权利要求16所述的图形的制作方法，其特征在于，所述衬底包括半导体衬底及设置在所述半导体衬底上的氧化物层及多晶硅层，所述目标图案贯穿所述氧化物层及多晶硅层，并延伸至所述半导体衬底内。18.一种半导体结构，其特征在于，包括：基底；图形化的第一保护层，形成于所述基底表面；图形化的第一掩膜层，覆盖所述第一保护层，所述第一保护层与所述第一掩膜层重叠。19.根据权利要求18所述的半导体结构，其特征在于，在所述基底内具有以所述第一保护层与所述第一掩膜层作为掩膜形成的目标图案。20.根据权利要求19所述的半导体结构，其特征在于，所述基底还包括半导体衬底及设置在所述半导体衬底上的氧化物层及多晶硅层，所述目标图案贯穿所述氧化物层及多晶硅层，并延伸至所述半导体衬底内。
技术总结
本申请提供了一种硬掩膜的制作方法、图形的制作方法、及半导体结构。所述硬掩膜的制作方法，包括：提供基底，所述基底上形成有图形化的牺牲层；形成第一保护层，所述第一保护层至少覆盖所述牺牲层侧壁；形成第一掩膜层，所述第一掩膜层覆盖所述第一保护层侧壁；去除所述牺牲层；去除所述第一掩膜层侧壁处的所述第一保护层。上述技术方案，保留了完整的牺牲层，因此在去除所述牺牲层后，通过去除所述第一掩膜层侧壁处的所述第一保护层形成的硬掩膜位置准确无偏移，在往下转移图形时，避免因硬掩膜的位置偏差导致的后续关键尺寸大小不均，提高了半导体器件的良率。了半导体器件的良率。了半导体器件的良率。
技术研发人员：郑孟晟
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.09.16
技术公布日：2023/3/16