半导体器件及其制造方法与流程

1.本技术涉及mos器件技术领域，具体涉及一种半导体器件及其制造方法。


背景技术：

2.28nm hv mos器件具有高压、大电流、驱动能力强的特性，hv mos器件中mv(中压)器件和hv(高压)器件，中压器件和高压器件的工作电压分别为8v和32v，因此高压器件需要采用更厚的栅氧化层、更深的结深和更大的沟道长度。不同器件工作电压的巨大差异导致器件的栅氧化层厚度大不相同，高压器件的栅氧化层比中压器件的栅氧化层至少厚
3.hv mos器件中，比较常见的金属栅极制程通常是先在栅氧化层上制作赝栅(dummy poly)，然后在后续制程将赝栅通过ild0 cmp(层间绝缘化学机械研磨)工艺、干法和/或湿法刻蚀工艺去除并留下沟槽，最后在原沟槽中填入金属材料最终形成金属栅极。其中，执行ild0 cmp(层间绝缘化学机械研磨)工艺时，因为高压器件的栅氧化层的厚度比中压器件的栅氧化层的厚度大，又因为hvmos器件上的所有器件(中压、高压)是同时ild0 cmp研磨，所以导致高压器件的栅氧化层上方的赝栅因高出中压器件的赝栅而被过分误研磨，这会影响高压器件中的金属栅极的形成。甚至在极限情况下，ild0 cmp工艺后，高压器件的赝栅被完全磨掉，从而影响金属材料的填充，即影响高压器件的金属栅极的形成，从而容易导致器件的性能失效。
4.此外，由于用于形成栅氧化层的热氧化生长工艺自身具有一定的局限性，导致中压器件aa和sti(浅沟槽隔离结构)的交界处的边角位置的栅氧化层中存在空洞缺陷，从而造成中压器件的可靠性降低。


技术实现要素：

5.本技术提供了一种半导体器件及其制造方法，可以解决hv mos器件中，高压器件的栅氧化层的高度过高，以及中压器件的栅氧化层存在缺陷的问题。
6.一方面，本技术实施例提供了一种半导体器件的制造方法，包括：
7.提供一具有高压器件区和中压器件区的衬底；
8.形成多个浅沟槽隔离结构，所述浅沟槽隔离结构位于所述高压器件区和所述中压器件区的交界处以及间隔分布于所述高压器件区和所述中压器件区中；
9.刻蚀所述高压器件区中相邻的两个浅沟槽隔离结构之间的衬底以形成第一沟槽；
10.形成第一栅氧结构，所述第一栅氧结构填充所述第一沟槽；以及，
11.形成第二栅氧结构，所述第二栅氧结构位于所述中压器件区中相邻的两个所述浅沟槽隔离结构之间的衬底表面。
12.可选的，在所述半导体器件的制造方法中，刻蚀所述高压器件区的相邻的两个浅沟槽隔离结构、所述浅沟槽隔离结构之间的衬底以形成第一沟槽。
13.可选的，在所述半导体器件的制造方法中，刻蚀打开的所述浅沟槽隔离结构在宽
度上的尺寸均为
14.可选的，在所述半导体器件的制造方法中，刻蚀厚度为的所述浅沟槽隔离结构，并且刻蚀厚度为的所述衬底，以形成台阶式的所述第一沟槽。
15.可选的，在所述半导体器件的制造方法中，形成第二栅氧结构的步骤包括：
16.形成掩膜层，所述掩膜层覆盖所述浅沟槽隔离结构、所述第一栅氧结构和部分所述衬底；
17.刻蚀所述中压器件区中相邻的两个所述浅沟槽隔离结构上的所述掩膜层以在所述掩膜层中形成第二沟槽；
18.采用热氧化工艺形成第一栅氧化层，所述第一栅氧化层覆盖所述第二沟槽的底壁；
19.采用ald工艺形成第二栅氧化层，所述第二栅氧化层覆盖所述第一栅氧化层、所述第二沟槽的侧壁以及所述掩膜层；
20.去除所述掩膜层和所述第二沟槽的侧壁上的所述第二栅氧化层；以及，
21.去除剩余的所述掩膜层。
22.可选的，在所述半导体器件的制造方法中，所述第一栅氧化层的厚度为
23.可选的，在所述半导体器件的制造方法中，所述第二栅氧化层的厚度为
24.可选的，在所述半导体器件的制造方法中，采用热氧化工艺形成所述第一栅氧结构。
25.可选的，在所述半导体器件的制造方法中，所述第一栅氧结构的厚度为
26.另一方面，本技术实施例还提供了一种半导体器件，包括：
27.衬底，所述衬底中具有高压器件区和中压器件区；
28.多个浅沟槽隔离结构，所述浅沟槽隔离结构位于所述高压器件区和所述中压器件区的交界处以及间隔分布于所述高压器件区和所述中压器件区中，其中，所述高压器件区中相邻的两个所述浅沟槽隔离结构之间的衬底中形成有第一沟槽；
29.第一栅氧结构，所述第一栅氧结构填充所述第一沟槽；以及
30.第二栅氧结构，所述第二栅氧结构位于所述中压器件区中相邻的两个所述浅沟槽隔离结构之间的衬底表面。
31.本技术技术方案，至少包括如下优点：
32.本技术通过在所述高压器件区的衬底中形成第一栅氧结构来降低所述高压器件区的第一栅氧结构的高度，改善后续所述第一栅氧结构上方形成的dummy poly的高度均匀性，避免了在后续ild0 cmp工艺中所述高压器件区的dummy poly被过分误研磨的情况，为后续金属栅极的顺利填充奠定了基础，从而提高了高压器件的性能和可靠性。
附图说明
33.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体
实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.图1-图9是本发明实施例的制造半导体器件的各工艺步骤中的半导体结构示意图；
35.100-衬底，101-浅沟槽隔离结构，102-第一沟槽，103-第二沟槽；
36.10-高压器件区，11-第一栅氧结构，12-掩膜层；
37.20-中压器件区，21-第二栅氧结构，211-第一栅氧化层，212-第二栅氧化层。
具体实施方式
38.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
39.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
40.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
41.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
42.本技术实施例提供了一种半导体器件的制造方法，所述半导体器件的制造方法包括：
43.第一步骤：提供一具有高压器件区和中压器件区的衬底；
44.第二步骤：形成多个浅沟槽隔离结构，所述浅沟槽隔离结构位于高压器件区和中压器件区的交界处以及间隔分布于所述高压器件区和中压器件区中；
45.第三步骤：刻蚀所述高压器件区中相邻的两个浅沟槽隔离结构之间的衬底以形成第一沟槽；
46.第四步骤：形成第一栅氧结构，所述栅氧结构填充所述第一沟槽；
47.第五步骤：形成第二栅氧结构，所述第二栅氧结构位于所述中压器件区中相邻的两个所述浅沟槽隔离结构之间的衬底表面。
48.具体的，参考图1-图9，图1-图9是本发明实施例的制造半导体器件的各工艺步骤中的半导体结构示意图。
49.首先，参考图1，提供一具有高压器件区10和中压器件区20的衬底100。具体的，所
述衬底100可以是单晶硅、多晶硅、非晶硅中的一种，所述衬底100也可以是砷化镓、硅稼化合物等，所述衬底100还可以具有绝缘层上硅或硅上外延层结构；所述衬底100还可以是其它半导体材质，这里不再一一列举。所述高压器件区10与所述中压器件区20在同一晶圆上并且二者相邻。
50.然后，继续参考图1，形成多个浅沟槽隔离结构101，所述浅沟槽隔离结构101位于所述高压器件区10和所述中压器件区20的交界处以及间隔分布于所述高压器件区10和所述中压器件区20中。具体的，位于高压器件区10和中压器件区20的交界处的所述浅沟槽隔离结构101将所述高压器件区10和中压器件区20隔离开来。所述高压器件区10中相邻的两个所述浅沟槽隔离结构101之间的衬底中后续会形成aa(有源区)，同样的，所述中压器件区20中相邻的两个所述浅沟槽隔离结构101之间的衬底中后续也会形成aa(有源区)。本实施例只重点阐述aa区域各自形成栅氧结构的制程。
51.接着，参考图2，刻蚀所述高压器件区10中相邻的两个浅沟槽隔离结构101之间的衬底100以形成第一沟槽102。具体的，在打开所述高压器件区10中的区域时，会在整个衬底100表面形成一层硬掩膜层的基础上，对所述高压器件区10做光刻工艺以及刻蚀工艺，这样可以保护其他不需要刻蚀的衬底10以及浅沟槽隔离结构101，防止不需要刻蚀的衬底10以及浅沟槽隔离结构101被误刻蚀。进一步的，本实施例在刻蚀所述高压器件区10的所述浅沟槽隔离结构101之间的衬底100的同时，也可以刻蚀掉相邻的两个浅沟槽隔离结构101的边缘，即所述第一沟槽在宽度上102延伸至其两侧的所述浅沟槽隔离结构101。较佳的，刻蚀打开的所述浅沟槽隔离结构101在宽度上的尺寸均可以为进一步的，本实施例可以刻蚀厚度为的所述浅沟槽隔离结构101，并且刻蚀厚度为的所述衬底100，以形成台阶式的所述第一沟槽102。
52.进一步的，参考图3，形成第一栅氧结构11，所述第一栅氧结构11填充所述第一沟槽102。具体的，采用热氧化工艺形成所述第一栅氧结构11。因热氧化工艺的特殊性，所述第一沟槽102底壁的所述衬底100也有一部分会被氧化以成为所述第一栅氧结构11的一部分，所述第一沟槽102的深度与最终形成的所述第一栅氧结构11的厚度的比例约0.54:1。上一步骤刻蚀所述衬底100的厚度为即所述第一沟槽102的深度为最终形成的所述第一栅氧结构11的厚度大概在最终形成的所述第一栅氧结构11的上表面与相邻的两个所述浅沟槽隔离结构101的上表面齐平。本技术通过在所述高压器件区10的衬底100中形成深埋的第一栅氧结构11来降低所述高压器件区10的第一栅氧结构11的高度，改善后续所述第一栅氧结构11上方形成的dummypoly的高度均匀性，避免了在后续ild0 cmp工艺中所述高压器件区10的dummypoly被过分误研磨的情况，为后续金属栅极的顺利填充奠定了基础，从而提高了高压器件的性能和可靠性。
53.最后，参考图4-图9，形成第二栅氧结构21，所述第二栅氧结构21位于所述中压器件区20中相邻的两个所述浅沟槽隔离结构101之间的衬底表面。
54.具体的，形成第二栅氧结构21的步骤包括：
55.第一步骤：参考图4，形成掩膜层12，所述掩膜层12覆盖所述浅沟槽隔离结构101、所述第一栅氧结构11和部分所述衬底100。具体的，所述掩膜层12可以为氮化硅。本实施例会在所述掩膜层12上涂覆光刻胶，而后通过光刻工艺打开所述掩膜层12上的光刻胶以形成
定义的光刻窗口。
56.第二步骤：参考图5，刻蚀所述中压器件区20中相邻的两个所述浅沟槽隔离结构101上的所述掩膜层12以在所述掩膜层中形成第二沟槽103。具体的，根据上一步骤(第一步骤)中定义的光刻窗口，对所述中压器件区20中相邻的两个所述浅沟槽隔离结构101上的所述掩膜层12执行干法刻蚀工艺，刻蚀去除定义的光刻窗口下的所述掩膜层12以露出所述中压器件区20中相邻的两个所述浅沟槽隔离结构101之间的衬底100。
57.第三步骤：参考图6，采用热氧化工艺形成第一栅氧化层211，所述第一栅氧化层211覆盖所述第二沟槽103的底壁。具体的，因热氧化工艺的特殊性，所述第一栅氧化层211只会在所述第二沟槽103的底壁上形成。生长的所述第一栅氧化层211的厚度可以为
58.第四步骤：参考图7，采用ald(原子层沉积)工艺形成第二栅氧化层212，所述第二栅氧化层212覆盖所述第一栅氧化层211、所述第二沟槽103的侧壁以及所述掩膜层12。具体的，所述第二栅氧化层212的厚度可以为
59.第五步骤：参考图8，去除所述掩膜层12和所述第二沟槽103的侧壁上的所述第二栅氧化层212。具体的，可以采用湿法刻蚀工艺去除所述掩膜层12和所述第二沟槽103的侧壁上的所述第二栅氧化层212。
60.参考图9，去除剩余的所述掩膜层12。具体的，可以采用干法刻蚀、湿法刻蚀或者湿法清洗工艺去除剩余的所述掩膜层12。
61.由于热氧化工艺的特殊性，会造成所述第一栅氧化层211与浅沟槽隔离结构101交界位置(靠近所述第一栅氧化层211下表面的两侧)的边角出现空洞，使得边角的第一栅氧化层211的覆盖比低于所述第二沟槽103中其他区域的第一栅氧化层211的覆盖比。所以本技术在所述中压器件区20的衬底表面采用热氧化工艺形成所述第一栅氧化层211之后，再采用ald工艺形成所述第二栅氧化层212，因为所述第二栅氧化层212是采用ald工艺生长的，所以所述第二栅氧化层212可以填补以及覆盖所述第一栅氧化层211两侧边角的空洞缺陷，本技术分两道工艺最终形成的第二栅氧结构21结构完整，弥补了所述第一栅氧化层211的边角位置的空洞缺陷，结构完整的所述第二栅氧结构21不易被高压击穿，提高了所述第二栅氧结构21的耐高压能力，从而提高了中压器件的性能和可靠性。
62.基于同一发明构思，本技术实施例还提供了一种半导体器件，包括：衬底100、多个浅沟槽隔离结构101、第一栅氧结构11和第二栅氧结构21，其中，所述衬底100中具有高压器件区10和中压器件区20。所述浅沟槽隔离结构101位于所述高压器件区10和所述中压器件区20的交界处以及间隔分布于所述高压器件区10和所述中压器件区20中，其中，所述高压器件区10中相邻的两个所述浅沟槽隔离结构101之间的衬底100中形成有第一沟槽102。所述第一栅氧结构11填充所述第一沟槽102。所述第二栅氧结构21位于所述中压器件区20中相邻的两个所述浅沟槽隔离结构101之间的衬底100表面。
63.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。