半导体装置的制造方法与流程

1.本公开实施例涉及一种半导体装置的制造方法，特别涉及一种在金属 间介电层中形成导电特征的半导体装置的制造方法。


背景技术：

2.半导体集成电路(integrated circuit；ic)产业经历了指数型的成长。集 成电路材料和设计方面的技术进步已产生了几代的集成电路，其中每一代 都比上一代具有更小、更复杂的电路。在集成电路的发展过程中，功能密 度(例如每个芯片面积中的互连装置数量)通常增加，而几何尺寸(例如 可用制造工艺所生产的最小元件(或线路))则缩小。这种尺寸缩小的工艺 通常通过提高生产效率和降低相关成本来提供效益。
3.随着装置尺寸的缩小，制造商已经开始使用新的且不同的材料及/或材 料的组合，以利于装置尺寸的缩小。通过单一和结合新的且不同的材料来 缩小尺寸，也导致了前几代在较大的几何尺寸上可能未出现的挑战。


技术实现要素：

4.本公开实施例提供一种半导体装置的制造方法，包括：在第一金属间 介电层中形成第一导电特征；在第一导电特征上沉积阻挡层，且阻挡层与 第一导电特征物理接触；在第一金属间介电层上沉积第一介电层，且第一 介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电层， 且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触第一 导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上方形 成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口以显 露第一导电特征；以及在开口中形成第二导电特征。
5.本公开实施例提供一种半导体装置的制造方法，包括：在第一介电层 中形成第一导电特征和第二导电特征；在第一导电特征和第二导电特征上 方形成阻挡层；在第一介电层上方形成多层介电层且与阻挡层横向错开， 多层介电层包括设置在第一介电层上方的低介电常数介电层和设置在低介 电常数介电层上方的高介电常数介电层；流入反应气体以移除阻挡层；在 高介电常数介电层上方沉积蚀刻停止层；在蚀刻停止层上方沉积第二介电 层；在第二介电层和蚀刻停止层中形成沟槽，形成沟槽包括显露第一导电 特征和高介电常数介电层；在沟槽中形成第三导电特征。
6.本公开实施例提供一种半导体装置，包括：嵌入在第一绝缘层中的第 一导电特征和第二导电特征，第一导电特征与第二导电特征相隔第一距离。 半导体装置亦包括低介电常数介电层，设置于第一绝缘层上方。半导体装 置包括高介电常数介电层，设置在低介电常数介电层上方。半导体装置亦 包括第二绝缘层，设置在高介电常数介电层上方。半导体装置还包括嵌入 在第二绝缘层中且与第一导电特征物理接触的第三导电特征。高介电常数 介电层直接介于第三导电特征的第一部分和第二部分之间，第三导电特征 的第一部分与第二导电特征相隔第二距离，第二距离小于第一距离。
附图说明
7.根据以下的详细说明并配合说明书附图以更好地了解本公开实施例的 概念。应注意的是，根据本产业的标准惯例，附图中的各种部件未必按照 比例绘制。事实上，可能任意地放大或缩小各种部件的尺寸，以做清楚的 说明。在通篇说明书及附图中以相似的标号标示相似的特征。
8.图1、图2、图3、图4、图5、图6、图7、图8、图9、图10a、图 10b、图10c、图11a、图11b、图11c、图12a、图12b和图12c示出根 据一些实施例的制造集成电路的内连线结构的中间阶段的剖视图。
9.图13、图14、图15、图16和图17示出根据一些实施例的在制造集成 电路的内连线结构的中间阶段的剖视图。
10.附图标记说明：
11.50：基底
12.54：源极和漏极区
13.58：鳍片
14.60：鳍式场效晶体管
15.62：浅沟槽隔离区
16.64：导电栅极层
17.66：栅极介电层
18.68：栅极结构
19.72：间隔物
20.74：接触插塞
21.76：第一层间介电层
22.78：第二层间介电层
23.100：晶圆
24.108：蚀刻停止层
25.110：金属间介电层
26.120：第一导电特征
27.140：衬垫层
28.150：导电填充材料
29.160：覆盖层
30.170：阻挡层
31.174：第一介电层
32.178：第二介电层
33.208：蚀刻停止层
34.210：金属间介电层
35.214：缓冲层
36.216：遮罩(掩膜)层
37.220：第二导电特征
38.220m：未对准的第二导电特征
39.220a：上覆合
40.220b：下覆合
41.230：开口
42.230m：未对准开口
43.234,236,238：区域
44.240：衬垫层
45.250：导电填充材料
46.260：覆盖层
47.d1,d2,d3,d4,d5：距离
48.w1：第一宽度
49.w2：第二宽度
50.w3：第三宽度
具体实施方式
51.以下的公开内容提供许多不同的实施例或范例以实施本公开实施例的 不同特征。以下叙述构件及配置的特定范例，以简化本公开实施例的说明。 当然，这些特定的范例仅为示范并非用以限定本公开实施例。举例而言， 在以下的叙述中提及第一特征形成于第二特征上或上方，即表示其可包括 第一特征与第二特征是直接接触的实施例，亦可包括有附加特征形成于第 一特征与第二特征之间，而使第一特征与第二特征可能未直接接触的实施 例。另外，除非另外说明，在所有公开内容中，不同附图中以相同的参考 标号标示相同或相似的元件。此重复是为了简洁及清楚的目的，本身并不 表示所述的不同实施例及/或配置之间具有任何关系。
52.此外，在此可使用与空间相关用词。例如“底下”、“下方”、“较低的”、
ꢀ“
上方”、“较高的”及类似的用词，以便于描述附图中示出的一个元件或 部件与另一个(些)元件或部件之间的关系。除了在附图中示出的方位外， 这些空间相关用词意欲包括使用中或操作中的装置的不同方位。装置可能 被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可 依此做同样的解释。
53.根据各种实施例，半导体装置(例如集成电路装置)可形成为在第一 金属化层中具有第一导电特征且在上方的第二金属化层中具有第二导电特 征。当一些第二导电特征未对准在第一导电特征上方时，本公开所述的实 施例能够防止或减少寄生电容、击穿路径及/或可能由未对准引起的漏电流。 举例而言，包括导电线和导电通孔的导电特征可以形成内连线结构的部分。 第一导电特征形成在第一绝缘层中，且阻挡层选择性地沉积在第一导电特 征上方。第一介电层(例如低介电常数介电材料)和第二介电层(例如高 介电常数介电材料)选择性地沉积(或自对准)于第一绝缘层上方，且被 阻挡层防止沉积在第一导电特征上。接着，可以移除阻挡层，且在第一导 电特征和第二介电层上方形成蚀刻停止层。在形成第二导电特征之前，形 成第二绝缘层且蚀刻通过第二绝缘层的开口以显露第一导电特征。如果有 任何开口未对准，则第二介电层保护下方的第一绝缘层不被蚀刻。随后在 未对准的开口中形成的第二导电特征将物理接触下方的第一导电特征，同 时亦具有悬于第二介电层上方的覆合部分。因为那些第二导电特征的覆合 部分可能更接近其他邻近的导
epitaxial growth；seg)工艺在凹 槽中沉积结晶半导体材料来形成区域，此工艺可填充凹槽，且通常延伸超 出鳍片的原始表面上方，以形成凸起的源极-漏极结构，如图1所示。结晶 半导体材料可以是元素半导体(例如si或ge等)或合金半导体(例如si
1-xcx
或si
1-x
ge
x
、si
1-x-y
ge
xcy
等)。选择性外延生长工艺可使用任何适合的外延生 长方法，例如气相/固相/液相外延(vapor/solid/liquid phase epitaxy；vpe、 spe、lpe)或金属有机化学气相沉积(metal-organic cvd；mocvd)或 分子束外延(molecular beam epitaxy；mbe)等。高剂量(例如约10
14
cm-2
至10
16
cm-2
)的掺杂剂可通过在选择性外延生长工艺期间原位引入到源极区 和漏极区54的重掺杂区中，或在选择性外延生长工艺之后执行离子布植工 艺引入到源极区和漏极区54的重掺杂区中，或者是前述的组合。源极和漏 极区54可以通过其他工艺形成，例如掺杂剂的离子布植等。
63.仍参照图1，第一层间介电(interlayer dielectric；ild)层76沉积在该 结构之上。在一些实施例中，可以在沉积层间介电材料之前沉积适合介电 质(例如氮化硅、碳化硅等或其组合)的接触蚀刻停止层(contact etch stoplayer；cesl)(未图示)。可执行平坦化工艺(例如化学机械抛光)以从虚 设栅极上方移除多余的层间介电材料和任何剩余的硬遮罩材料以形成顶面， 其中虚设栅极材料的顶面被暴露出且可与第一层间介电层76的顶面大致共 平面。
64.接着，可通过首先使用一或多种蚀刻技术移除虚设栅极结构，进而在 相应的间隔物72之间产生凹槽来形成图1所示的栅极结构68。接下来，在 沉积包括一或多个介电质的替代栅极介电层66之后，沉积包括一或多种导 电材料的替代导电栅极层64，以完全填充凹槽。栅极介电层66包括例如高 介电常数(high-k)材料，例如金属的氧化物及/或硅酸盐(例如hf、al、 zr、la、mg、ba、钛和其他金属的氧化物及/或硅酸盐)、氮化硅、氧化硅 等、前述的组合或前述的多层。在一些实施例中，导电栅极层64可以是多 层金属栅极堆叠，其包括在栅极介电层66顶部依序形成的阻挡层、功函数 层和栅极填充层。阻挡层的范例材料包括tin、tan、ti、ta、tisin、tasin 等，或前述的多层组合。对于p型场效晶体管而言，功函数层可以包括tin、 tan、ru、mo、al，对于n型场效晶体管可以包括ti、ag、taal、taalc、 tialn、tac、tacn、tasin、mn、zr。亦可以使用其他适合的功函数材 料、前述的组合、或前述的多层。填充凹槽的其余部分的栅极填充层可以 包括金属，例如cu、al、w、co、ru等，前述的组合，或者前述的多层。 用于形成栅极结构的材料可通过任何适合的方法沉积，例如化学气相沉积、 等离子体增强化学气相沉积、物理气相沉积(physical vapor deposition；pvd)、 原子层沉积、等离子体增强原子层沉积、电化学镀(electrochemical plating； ecp)、化学镀等。可使用例如化学机械抛光工艺从第一层间介电层76的顶 面上方移除栅极结构层64和66的多余部分。如图1所示，所得结构可具 有大致共平面的表面，包括第一层间介电层76、间隔物72和栅极层(例如 栅极结构层64和66)的剩余部分的显露顶面镶嵌在各个间隔物72之间。
65.如图1所示，可以在第一层间介电层76上沉积第二层间介电层78。在 一些实施例中，形成第一层间介电层76和第二层间介电层78的绝缘材料 可以包括氧化硅、磷硅酸盐玻璃(phosphosilicate glass；psg)、硼硅玻璃 (borosilicate glass；bsg)、掺硼磷硅玻璃(boron-doped phosphosilicate glass； bpsg)、未掺杂硅玻璃(undoped silicate glass；usg)、低介电常数(low-k) 材料例如氟硅玻璃(fluorosilicate glass；fsg)、碳氧
化硅(sioch)、碳掺 杂氧化物(carbon-doped oxide；cdo)、可流动氧化物或多孔氧化物(例如 干凝胶/气凝胶)等或前述的组合。用于形成第一层间介电层76和第二层间 介电层78的介电材料可使用任何适合的方法沉积，例如化学气相沉积、物 理气相沉积、原子层沉积、等离子体增强原子层沉积、等离子体增强化学 气相沉积、次大气压化学气相沉积、流动式化学气相沉积、旋涂等或前述 的组合。在一些实施例中，亦在所示的层间介电层上方及/或下方的结构上 方形成一或多个蚀刻停止层(未具体图示)。
66.如图1所示，形成在基底50中的电子装置的电极可以使用穿过中间介 电层的导电连接器(例如接触插塞74)电性连接到后续形成的第一金属化 层的导电特征。在图1所示的范例中，接触插塞74与鳍式场效晶体管60 的源极和漏极区54电性连接。通常在浅沟槽隔离区62上方形成到栅极电 极的接触插塞74。分隔开的栅极电极64(显示于图1中的左侧)说明了此 类接触。接触插塞74可以使用微影技术形成。举例而言，可以在第二层间 介电层78上方形成图案化遮罩，用于蚀刻延伸穿过第二层间介电层78的 开口，以显露浅沟槽隔离区62上方的栅极电极64的一部分。此外，蚀刻 鳍片58的开口进一步延伸穿过第一层间介电层76和第一层间介电层76下 方的接触蚀刻停止层(未图示)衬垫，以显露源极和漏极区54的一部分。 在一些实施例中，可以使用非等向性干式蚀刻工艺，其中蚀刻分为两个连 续的步骤进行。相对于在导电栅极层64和接触蚀刻停止层中使用的材料的 蚀刻速率，在蚀刻工艺的第一步骤中使用的蚀刻剂对第一层间介电层76和 第二层间介电层78的材料具有更高的蚀刻速率，使接触蚀刻停止层可衬垫 在源极区和漏极区54的重掺杂区的顶面上。一旦蚀刻工艺的第一步骤显露 出接触蚀刻停止层，即可执行蚀刻工艺的第二步骤，其中可更换蚀刻剂以 选择性地移除接触蚀刻停止层。尽管示出两个层间介电层(例如第一层间 介电层76和第二层间介电层78)，但是仅具有单个层间介电层或具有三个 或以上的层间介电层的实施例也在本公开的考量范围内。
67.在一些实施例中，可在第一层间介电层76和第二层间介电层78中的 开口中形成导电衬垫。随后，用导电填充材料填充开口。衬垫包括用于减 少导电材料从接触插塞74向外扩散到周围介电材料中的阻挡金属。在一些 实施例中，衬垫可包括两个阻挡金属层。第一阻挡金属与源极和漏极区54 中的半导体材料接触，随后可与源极和漏极区54中的重掺杂区发生化学反 应以形成低电阻欧姆接触，之后未反应的金属可能会被移除。举例而言， 如果源极和漏极区54中的重掺杂区是硅或硅锗合金半导体，则第一阻挡金 属可以包括ti、ni、pt、co、其他适合的金属或前述的合金。导电衬垫的 第二阻挡金属层可另外包括其他金属(例如tin、tan、ta或其他适合的金 属或者前述的合金)。可使用任何可接受的沉积技术(例如，化学气相沉积、 原子层沉积、等离子体增强原子层沉积、等离子体增强化学气相沉积、物 理气相沉积、电化学镀、化学镀等，或其任何组合)将导电填充材料(例 如w、al、cu、ru、ni、co、前述的合金、类似物或前述的任何组合)沉 积在导电衬垫层上以填充接触开口。接下来，可以使用平坦化工艺(例如 化学机械抛光)从第二层间介电层78的表面上方移除所有导电材料的多余 部分。所形成的导电插塞延伸到第一层间介电层76和第二层间介电层78 中且构成与电子装置(例如鳍式场效晶体管装置60(例如三栅极鳍式场效 晶体管)，如图1所示)的电极进行物理和电性连接的接触插塞74。在此范 例中，接触到浅沟槽隔离区62上方的电极使用相同的工艺步骤同时形成鳍 片58上方的电极。然而，在其他实施例中，这两种类型的接点可以分开形 成。
68.在图2至图12c中，在第二层间介电层78上方形成正面内连线结构。 正面内连线结构可以电性连接到接触插塞74。在图2至图12中，正面内连 线结构的第一导电特征120形成在金属间介电(inter-metal dielectric；imd) 层110中。在图13至图17中，正面内连线结构的第二导电特征220形成 在金属间介电层210中，第二导电特征220位于第一导电特征120上方且 电性连接到第一导电特征120。
69.在图2中，蚀刻停止层108形成在鳍式场效晶体管60和其他电子装置 上方，且第二层间介电层78、接触插塞74上和金属间介电层110形成在蚀 刻停止层108上方。蚀刻停止层108可由碳化硅、氮化硅、氮氧化硅、碳 氮化硅、氮化铝、氧化铝等或前述的组合形成。蚀刻停止层108可通过化 学气相沉积、物理气相沉积、原子层沉积、旋涂介电质工艺等或前述的组 合形成。金属间介电层110可以是由低介电常数介电材料形成的层，例如 具有低于约3.9的介电常数值。金属间介电层110可以是由介电常数值小于 2.5的超低介电常数(extra-low-k；elk)介电材料形成的层。在一些实施 例中，金属间介电层110可以由含氧及/或含碳的低介电常数介电材料形成， 例如氧化硅、氢硅倍半氧烷(silsesquioxane；hsq)、甲基硅倍半氧烷 (methylsilsesquioxane；msq)等。蚀刻停止层108的材料与金属间介电 层110具有高蚀刻选择性(例如不同的蚀刻选择性使得这些蚀刻速率中较 快的蚀刻速率可比这些蚀刻速率中较慢的蚀刻速率快5倍以上)，且因此蚀 刻停止层108可用于在后续工艺步骤中停止金属间介电层110的蚀刻。
70.在一些实施例中，金属间介电层110由例如siocn、sicn、sioc、sioch 等多孔材料形成，且可通过起初在蚀刻停止层108上方形成前驱物层来形 成。前驱物层可包括基质材料和散布在基质材料内的成孔剂，或者可替代 地包括不含成孔剂的基质材料。在一些实施例中，前驱物层可例如通过使 用等离子体增强化学气相沉积的工艺同步沉积基质和成孔剂而形成，其中 基质材料与成孔剂同时沉积，进而形成基质和成孔剂混合在一起的前驱物 层材料。然而，本公开所属技术领域中技术人员将认识到使用同步等离子 体增强化学气相沉积工艺的同步沉积并不是可用于形成前驱物层的唯一工 艺。也可以使用任何适合的工艺，例如将基质材料和成孔剂材料预混合为 液体，接着将混合物旋涂到蚀刻停止层108上。
71.在图3中，第一导电特征120形成在金属间介电层110中。使用微影 工艺在金属间介电层110中形成开口。举例而言，可以在金属间介电层110 上方形成缓冲层和遮罩层，使用光阻(光刻胶)图案化，且蚀刻以形成初 始开口。接着可使用可接受的蚀刻技术(例如等向性或非等向性工艺)将 开口延伸穿过金属间介电层110。举例而言，非等向性干式蚀刻工艺可包括 选择性蚀刻金属间介电层110而不大幅蚀刻遮罩层的反应气体。执行蚀刻 工艺直到开口显露蚀刻停止层108，随后移除开口中的蚀刻停止层108的部 分，例如使用非等向性湿式或干式蚀刻工艺，以显露下方的目标接触插塞 74。
72.可通过沿着开口的壁沉积衬垫层140，在开口中沉积导电填充材料150， 以及在导电填充材料150上方沉积覆盖层160来在开口中形成第一导电特 征120。虽然未特别示出，衬垫层140可以包括多个层，包括阻挡层和一或 多个衬垫。举例而言，通过物理气相沉积、原子层沉积等或前述的组合在 晶圆100的显露表面上和开口中形成衬垫层140的阻挡层。阻挡层可以包 括金属，例如钛、钽、氮化钽等或前述的组合。此外，通过化学气相沉积、 物理气相沉积、原子层沉积等或前述的组合在阻挡层上和开口中形成衬垫 的每一者。衬垫的每一者可以包括钴、钌、钼、铑等或前述的组合。根据 一些实施例，在形成衬垫之后，可以执
行衬垫处理，例如氢浸泡处理及/或 氢等离子体处理，以将衬垫转换为组合衬垫。
73.在形成衬垫层140之后，沉积导电填充材料150以填充开口的剩余部 分。也可沿着衬垫层140的顶面和金属间介电层110上方形成过量的导电 材料。导电填充材料150可以是金属材料，包括金属或金属合金，例如铜、 银、金、钨、钴、铝、锰或前述的合金。在一些实施例中，形成导电填充 材料150包括沉积薄种子层(未图示)，其可以包括铜或铜合金，且使用化 学气相沉积、物理气相沉积、原子层沉积、电化学镀填充其余的开口，例 如高压电化学镀或化学镀。
74.可以执行平坦化工艺以移除多余的导电填充材料150和衬垫层140。此 外，平坦化工艺可移除遮罩层和缓冲层的剩余部分，进而显露出金属间介 电层110。平坦化工艺可以是研磨或化学机械抛光，且可执行平坦化工艺使 得导电填充材料150、衬垫层140和金属间介电层110的顶面是水平的(在 工艺变异范围内)。
75.在平坦化工艺之后，使用化学气相沉积、等离子体增强化学气相沉积、 物理气相沉积、原子层沉积、等离子体增强原子层沉积、电化学镀、化学 镀及/或类似的工艺在金属间介电层110、衬垫层140和导电填充材料150 上方沉积覆盖层160。覆盖层160可以包括钴、钌等或前述的组合。覆盖层 160提供保护以防止第一导电特征120的下方部分(例如导电填充材料150) 氧化。在沉积用于覆盖层160的材料之后，可以用任何适合的方法移除多 余的部分，例如使用微影工艺。举例而言，可在覆盖层160的材料上方形 成光阻且将其图案化，以显露不位于衬垫层140和导电填充材料150正上 方的覆盖层160材料的部分。接着可通过蚀刻或任何适合的方法移除显露 的部分，随后可通过任何适合的方法移除光阻。在一些实施例中，覆盖层 160选择性地沉积在导电填充材料150上方或导电填充材料150和衬垫层 140两者上方。在一些实施例中，少量的覆盖层160也可以沉积在金属间介 电层110上方。覆盖层160可使用与衬垫层140或导电填充材料150的层 相同的任何技术来沉积。接下来可将覆盖层160图案化以移除部分的覆盖 层160，例如沉积在金属间介电层110上方的少量覆盖层160。覆盖层160 的厚度可介于约5埃至约40埃之间。
76.应注意的是，虽然第一导电特征120中的每一者被示出为位于相同的 截面中，但是第一导电特征120中的一些可以位于不同的截面中。然而， 在一些实施例中，相邻或邻接的第一导电特征120可位在相同的截面中且 彼此间具有距离d1。
77.在图4中，阻挡层形成在第一导电特征120(例如覆盖层160)上方且 与第一导电特征120对齐。根据一些实施例，阻挡层170选择性地沉积在 覆盖层160上方，而金属间介电层110的显露表面上维持大致上不具有阻 挡层170。阻挡层170可包括自组装单层(self-assembling monolayer；sam)， 其包括亲水性头部和疏水性尾部基团的材料。举例而言，阻挡层170的亲 水性头部基团可以包括磷酸盐基团及/或高氮(hi-n)基团且可以是无机的。 此外，阻挡层170的疏水尾基团可以是有机的且包括一或多个碳链。
78.当沉积时，阻挡层170可以包括有机层、自交联层、自粘着层、其他 适合的层或前述的组合。在一些实施例中，阻挡层170通过化学吸附工艺 涂覆在覆盖层160上，使得阻挡层170仅吸附到覆盖层160的金属表面， 而金属间介电层110由于具有不同的极性维持大致上不具有阻挡层170。特 别的是，亲水性头部基团吸附到覆盖层160的表面，而疏水性尾部基团则 倾向于定向以形成阻挡层170的显露顶面(例如远离覆盖层160或与覆盖 层160相对)。阻挡层170的厚度可被调控，例如在正面内连线结构随后形 成的更高层导电特征之间
增加。举例而言，阻挡层170的厚度可介于约10 埃至约100埃之间。
79.在图5中，多层介电质的第一介电层174形成在金属间介电层110上 方并与金属间介电层110对齐，且可进一步邻接于覆盖层160和阻挡层170 的侧壁形成。在实施例中，第一介电层174通过使用原子层沉积、化学气 相沉积等的选择性沉积形成在金属间介电层110上方，而阻挡层170的显 露顶面维持大致上不具有第一介电层174。举例而言，第一介电层174可包 括低介电常数材料，例如氧化硅(sio
x
)、碳氧化硅(sio
xcy
)、碳氮化硅 (sicynz)、碳氮氧化硅(sio
xcy
nz)、硼氮化物、硼氮化铝等或前述的组合。 在一些实施例中，第一介电层174可具有介于约2.6至约5之间的介电常数。
80.具有与金属间介电层110相容极性的第一介电层174将在金属间介电 层110上方自对准，同时倾向于沿着阻挡层170的显露顶面避开阻挡层170 (例如疏水尾基团)。由于是由低介电常数材料形成，第一介电层174减少 或防止后续形成的导电特征(例如以下所述的第二导电特征220)和邻近的 第一导电特征120之间的寄生电容。特别的是，无论第一导电特征120和 第二导电特征220/220m是否已正确对准或未对准，皆降低或防止所有导电 特征(例如第一导电特征120和第二导电特征220/220m)之间的寄生电容。 当那些后续形成的导电特征在对应的第一导电特征120上方未对准时，降 低寄生电容可能是特别有利的，进而导致分隔距离小于距离d1，以下将更 详细说明。与阻挡层170类似，可调控第一介电层174的厚度，例如在正 面内连线结构后续形成的更高层导电特征之间增加。举例而言，第一介电 层的厚度174可介于约10埃至约50埃之间。
81.在图6中，多层介电质的第二介电层178形成在第一介电层174上方 并与第一介电层174对齐，且可以进一步邻接于阻挡层170的侧壁。根据 一些实施例，第二介电层178通过使用原子层沉积、化学气相沉积等的选 择性沉积形成在第一介电层174上，而阻挡层170的显露顶面维持大致上 不具有第二介电层178。举例而言，第二介电层178可以包括高介电常数材 料，例如金属氧化物或金属氮化物，包括氧化铝(al2o3)、氮化铝(al2n3)、 氧氮化铝(alon)、氧化钇(y2o3)、碳化硅、碳氮化硅、硅碳氮氧化物等 或前述的组合。在一些实施例中，第二介电层178可具有大于5的介电常 数，例如介于约7至约14之间。
82.具有与第一介电层174相容极性的第二介电层178将在第一介电层174 上方自对准，同时倾向于沿着阻挡层170的显露顶部避开阻挡层170(例如 疏水尾基)。选择具有高蚀刻选择性的第二介电层178的材料，随后形成蚀 刻停止层208。具有高蚀刻选择性允许第二介电层178在稍后在蚀刻停止层 208中形成开口时仍保持完整。当这些开口在金属间介电层110上方未对准 时，高蚀刻选择性可能特别有利，以下将更详细地说明。与阻挡层170和 第一介电层174类似，第二介电层178的厚度可被调控，例如在正面内连 线结构随后形成的更高层导电特征之间增加，或者在其他实施例中，可增 加第一介电层174以用于更高层的导电特征，而第二介电层178由于其较 高的介电常数而维持不变。举例而言，第二介电层178的厚度可介于约10 埃至约40埃之间。
83.在图7中，移除阻挡层170，进而显露覆盖层160。在一些实施例中， 通过氢处理移除阻挡层170。举例而言，包括h2的反应气体可在介于约1 托至约3托之间的压力以及介于约250℃至约400℃之间的温度下流过结构。 阻挡层170的亲水性头部基团(例如无机材料)与h2气体反应，且从覆盖 层160的表面移除阻挡层170。在其他实施例中，通过氮处理移除阻挡层 170。举例而言，包含n2、nh3或前述组合的反应气体在介于约1托至约3 托之间的压
力和介于约250℃至约400℃的温度下流过结构。阻挡层170的 亲水尾基(例如无机材料)与含氮气体反应，且从覆盖层160的表面移除 阻挡层170。如图所示，在移除阻挡层170之后，第二介电层178的顶面可 以高于覆盖层160的顶面。在一些实施例中，第一介电层174的顶面也可 以高于覆盖层160的顶面。
84.在图8中，蚀刻停止层208形成在第一导电特征120和第二介电层178 上方。蚀刻停止层208可以共形地沉积且由与蚀刻停止层108类似的材料 (例如碳化硅、氮化硅、氮氧化硅、碳氮化硅、氧化铝(alo
x
)、氮化铝等) 且通过类似的工艺(例如使用原子层沉积、化学气相沉积等)形成。如上 所述，蚀刻停止层208可以与第二介电层178具有高蚀刻选择性(例如蚀 刻停止层208的蚀刻速率可以比第二介电层178的蚀刻速率快约10倍)。 在一些实施例中，蚀刻停止层208可以与第一介电层174具有低蚀刻选择 性(例如具有相似的蚀刻速率)。低蚀刻选择性可能是由于蚀刻停止层208 和第一介电层174包括类似的材料。蚀刻停止层208可形成为具有介于约5 埃至约150埃之间的厚度。
85.在图9中，金属间介电层210和薄膜叠层(例如缓冲层214和遮罩层 216)形成在蚀刻停止层208上方。金属间介电层210可由与金属间介电层 110类似的材料且通过与上述金属间介电层110的类似工艺形成。此外，缓 冲层214和遮罩层216可以由与上述分别形成于金属间介电层110上方的 缓冲层和遮罩层类似的材料和类似的工艺形成。蚀刻停止层208的材料与 金属间介电层210具有高蚀刻选择性，因此蚀刻停止层208可用于在后续 工艺中停止金属间介电层210的蚀刻。
86.在一些实施例中，薄膜叠层包括一个以上的缓冲层214和遮罩层216， 其可用交替的方式形成。缓冲层214可以由例如氧化硅、无氮抗反射涂层 (nitrogen free antireflective coating；nfarc)的介电质形成，且可通过化 学气相沉积、物理气相沉积、原子层沉积、旋涂介电质工艺等形成。遮罩 层216可以由包括金属的材料形成，例如掺钨碳(tungsten doped carbon； wdc)、氮化钛、钛、氮化钽、钽等，且可通过物理气相沉积、射频物理气 相沉积(radio frequency pvd；rfpvd)、原子层沉积等形成。缓冲层214 和遮罩层216可由与上述形成在金属间介电层110上的缓冲层和遮罩层相 似的材料和相似的工艺形成。
87.在图10a至图10c中，在遮罩层216中形成开口或沟槽230，且开口 230延伸穿过缓冲层214、金属间介电层210和蚀刻停止层208。举例而言， 在遮罩层216上形成图案。遮罩层216作为蚀刻遮罩，遮罩层216的图案 用于蚀刻缓冲层214和金属间介电层110。缓冲层214降低金属间介电层 110和遮罩层216之间的应力。
88.可通过上述开口130的可接受的蚀刻技术和蚀刻剂形成和延伸开口230， 例如使用等向性蚀刻、非等向性蚀刻或前述的组合。开口230显露下方的 第一导电特征120(例如覆盖层160)。接着可使用对蚀刻停止层108的材 料具有选择性的等向性湿式蚀刻或非等向性湿式蚀刻或干式蚀刻移除蚀刻 停止层108。举例而言，使用非等向性湿式蚀刻，蚀刻剂反应物可以包括 h2o2、hf、氟化铵(nh4f)、臭氧去离子水(di-o3)等或前述的组合。用 于移除蚀刻停止层108的蚀刻工艺可以与用于形成开口130的蚀刻工艺相 似或不同(例如可以使用不同的蚀刻剂、蚀刻技术及/或工艺参数)。
89.可使用如图所示的双镶嵌工艺或使用单镶嵌工艺来将开口230图案化。 举例而言，在双镶嵌工艺中，开口230的上部将容纳第二导电特征220的 金属化线，开口230的下部
将容纳第二导电特征220的导电通孔以将第二 导电特征220与下方的第一导电特征120电性连接。应注意的是，虽然每 个开口230被示出为位于相同的截面中，但是一些开口230可以位于不同 的截面中。
90.如进一步所示，根据一些实施例，一些开口230可以是未对准开口230m， 其超出(或未对准)下方的第一导电特征120。因此，未对准开口230m的 下部的主体可位于第一导电特征120正上方，而少部分的未对准开口230m 可位于第二介电层178、第一介电层174和金属间介电层110正上方。当未 对准开口230m延伸穿过蚀刻停止层208且到达第二介电层178的顶面时， 第二介电层178因与蚀刻停止层208具有高蚀刻选择性而大致上保持未蚀 刻，即选择蚀刻剂以蚀刻蚀刻停止层208。如此一来，第二介电层178保护 金属间介电层110免于在未对准的开口230m下方被蚀刻。此外，第二介电 层178也可实质上保护第一介电层174(其可能与蚀刻停止层208具有低蚀 刻选择性)不被蚀刻，进而允许第一介电层174协助保护金属间介电层110。
91.在图10b和图10c中，区域234(见图10a)的放大图示出对齐的开 口230的其中一者和未对齐的开口230m的其中一者的下部的不同形状。选 择第一介电层174、第二介电层178和蚀刻停止层208的蚀刻剂、蚀刻方法 (例如，各向同性或非等向性)以及材料可能影响开口230的形状。此外， 第一介电层174和第二介电层178缩小第一导电特征120的其中一者与未 对准开口230m(包括随后形成的未对准第二导电特征220m，如下所述) 之间的距离。减少这些距离有助于防止或减少可能在第一导电特征120和 未对准的第二导电特征220m之间出现的寄生电容。此外，第一介电层174 (例如低介电常数介电层)的存在防止或减少万一可能出现的任何寄生电 容。
92.参照图10b，在一些实施例中，开口230可以使用非等向性干式蚀刻 工艺形成，且未对准开口230m的下部可以显露第二介电层178的顶面的第 一宽度w
l
。如图所示，第二介电层178和蚀刻停止层208之间的高蚀刻选 择性导致蚀刻剂大致停留在第二介电层178处。此外，第二介电层178保 护第一介电层174不被蚀刻。举例来说，第一宽度w1可介于约0埃至约 50埃之间。
93.参照图10c，在其他实施例中，可使用等向性或非等向性湿式蚀刻工 艺形成开口230，且未对准开口230m的下部可以显露第二介电层178的顶 面的第一宽度w
l
，如上所述。然而，虽然上述第二介电层178保护第一介 电层174的顶面，但第一介电层174的显露侧表面可能被蚀刻。由于使用 等向性或非等向性湿式蚀刻工艺，一些到达第一介电层174的显露侧表面 的湿式蚀刻剂可能得以因上述低蚀刻选择性而进行横向蚀刻。举例而言， 第一介电层174可在第二介电层178下方蚀刻第二宽度w2。如图所示，第 二介电层178为第一介电层174提供保护，而第一介电层174为下面的金 属间介电层110提供保护。由于第二介电层178的存在，蚀刻剂可能仅蚀 刻在第二介电层178下方的第一介电层174的一小部分。举例而言，第二 宽度w2可介于约0埃至约50埃之间。
94.在图11a至图11c中，在开口230中形成衬垫层240(例如包括一或 多个阻挡层和一或多个衬垫)。衬垫层240可以由与上述衬垫层140相似的 材料且通过相似的工艺形成，例如共形沉积。
95.在图11b和图11c中，区域236(见图11a)的放大图示出开口230 的其中一者、未对准开口230m的其中一者和衬垫层240的下部的不同形状。 举例而言，衬垫层240因形成在第
二介电层178上方和周围而可具有阶梯 形状。参照图11c，衬垫层240的一部分可填充邻接于第一介电层174且位 在第二介电层178下方的第二宽度w2。在一些实施例中，衬垫层240未完 全填充第二宽度w2，且可在邻接于第一介电层174且于第二介电层178下 方保持空隙(未具体示出)。空隙可以为结构提供进一步的绝缘，而不会阻 止电流通过第一导电特征120和第二导电特征220。
96.在图12a至图12c中，例如通过用导电填充材料250填充开口230， 平坦化导电填充材料250和衬垫层240以及形成覆盖层260，以在导电填充 材料250和衬垫层240上方形成第二导电特征220。这些工艺可使用与第一 导电特征120的类似特征相关的类似材料和类似方法形成。在形成衬垫层 240之后仍保有空隙的实施例中，导电填充材料250可以填充空隙或者仍可 保留空隙。
97.在图12b和图12c中，区域238(见图12a)的放大图示出的第二导 电特征220的其中一者和形成在未对准开口230m中的未对准第二导电特征 220m的其中一者的不同形状。未对准的第二导电特征220m可包括上覆合 220a及/或下覆合220b。如上所述，根据一些实施例，未对准的第二导电 特征220m可以位于第一导电特征120的其中一者(如图所示)附近而不直 接彼此电性连接。尽管上覆合220a及/或下覆合220b导致未对准的第二导 电特征220m更接近第一导电特征120，但是仍可实现第一介电层174和第 二介电层178的益处，如下所述。
98.参照图12b，如上所述，相邻或邻接的第一导电特征120可以相互分 隔开距离d
l
。在不具有第一介电层174和第二介电层178的情况下，未对 准的第二导电特征220m将具有进一步向下延伸至第一导电特征120的侧面 以形成虎齿形状的下覆合。举例而言，在不具有第一介电层174/第二介电 层178的情况下，未对准的第二导电特征220m的覆合部分将像剑齿虎的牙 齿一样沿着第一导电特征120的侧壁进一步向下延伸。如此一来，虎牙将 导致未对准的第二导电特征220m更接近(相较于距离d1)邻近的第一导 电特征120(例如未直接电性连接到未对准的第二导电特征220m的第一导 电特征120中邻近其中一者)。取决于距离有多近，寄生电容可能会阻碍已 完成的集成电路装置的性能。设置第一介电层174/第二介电层178可降低 产生第二导电特征220m的覆合部分(类似虎牙的结构)的机率，藉此可降 低漏电发生的机率。
99.然而，由于具有第一介电层174和第二介电层178，形成上述和图中所 示的上覆合220a(而非虎牙)，且与邻近的第一导电特征120保持距离d2。 第二距离d2可大约等于或小于第一距离d1。如此一来，未对准的第二导电 特征220m的上覆合220a几乎不会引起未对准的第二导电特征220m和邻 近的第一导电特征120之间的寄生电容，亦可降低漏电发生的机率。
100.参照图12c，由于具有第一介电层174和第二介电层178，除了第一介 电层174上方的上覆合220a之外，下覆合220b可以延伸到第二介电层178 的一部分下方。下覆合220b可与邻近的第一导电特征120具有第三距离 d3，第三距离d3大约等于或小于第一距离d1及/或第二距离d2。如此一来， 未对准的第二导电特征220m的下覆合220b几乎不会引起未对准的第二导 电特征220m和附近的第一导电特征120之间的寄生电容，亦可降低漏电发 生的机率。在一些实施例中，由于第二介电层178和覆盖层160两者确保 在第一介电层174中仅发生少量蚀刻，第三距离d3大于第二距离d2。
101.在图13至图17中，根据一些实施例，通过对上述工艺的修改形成正 面内连线结构。参考图13，在沉积覆盖层160之前，第一导电特征120(例 如导电填充材料150)的上部可被蚀刻且在衬垫层140的顶面下方凹陷约 20埃至约50埃。接下来，可以通过以上所列出的方法的其中之一将覆盖 层160选择性地沉积在结构上方且沉积到凹槽中。在一些实施例中，覆盖 层160的顶面维持在衬垫层140和金属间介电层110的顶面下方。
102.参照图14，阻挡层170选择性地沉积在覆盖层160上方，第一介电层 174选择性地沉积在金属间介电层110上方，且第二介电层178选择性地沉 积在第一介电层174上方，如上所述。如图所示，阻挡层170的顶面可位 在衬垫层140和金属间介电层110的顶面上方，同时位在第一介电层174 的顶面下方。虽然未具体示出，但是在一些实施例中，部分阻挡层170也 将形成于衬垫层140上方，借此更进一步防止第一介电层174和第二介电 层178直接沉积在衬垫层140上。
103.参照图15，如上所述，移除阻挡层170，共形地沉积蚀刻停止层208， 且沉积金属间介电层210。参考图16，蚀刻金属间介电层210和蚀刻停止 层208以形成开口230(包括未对准的开口230m)，其将容纳第二导电特征 220(包括未对准的第二导电特征220m)。如图所示，未对准的开口230m 可以显露第二介电层178的第一宽度w1。在此未示出的一些实施例中，第 二介电层178可以防止第一介电层174被蚀刻。然而，在此示出的一些实 施例中，第一介电层174的一部分可被蚀刻第三宽度w3，其在第二介电层 178下方延伸。由于上方的第二介电层178的保护，第三宽度w3可小于第 一宽度w1，且由于覆盖层160未相邻且不够近以保护第一介电层174免于 蚀刻，第三宽度w3可大于第二宽度w2。举例而言，第三宽度w3可介于约 0埃至约50埃之间。
104.参照图16，衬垫层240和导电填充材料250形成在开口230中且被平 坦化，以移除上述的多余材料。如上文所说明的，形成在未对准开口230m 中所得的未对准第二导电特征220m可包括上覆合220a和下覆合220b。 尽管未具体示出，但在其他实施例中，由于第一介电层174可保持大致未 蚀刻，因此不形成下覆合220b。
105.如上所述，邻近的第一导电特征120可相互分隔开距离d
l
。如此一来， 未对准的第二导电特征220m的上覆合220a可以与邻近的第一导电特征 120相隔第四距离d4。由于在形成覆盖层160之前使导电填充材料150凹 陷，第四距离d4可以小于第一距离d1且大于第二距离d2。此外，未对准 的第二导电特征220m的下覆合220b可以与邻近的第一导电特征120相隔 第五距离d5，且第五距离d5可以小于第一距离d1。在一些实施例中，由 于覆盖层160不够近以减少可能发生在第一介电层174中的蚀刻，第五距 离d5小于第四距离d4。
106.实施例实现了各种优点。当上层导电特征未对准(例如未对准的第二 导电特征220m)时，第一介电层174和第二介电层178确保上层导电特征 (例如第二导电特征220)与下层导电特征(例如第一导电特征120)保持 足够的距离以防止或减少寄生电容，亦可降低漏电发生的机率。如上所述， 第一介电层174中使用的低介电常数材料确保防止或减少所有导电特征之 间的寄生电容，无论是第一导电特征120还是第二导电特征220/220m，以 及是否正确对准或未对准。阻挡层170确保第一介电层174和第二介电层 178选择性地形成在金属间介电层110/210上方。如此一来，在任何上导电 特征的未对准期间，第二介电层178防止或最小化第一介电层174的蚀刻， 进而防止下方的金属间介电层110的蚀刻。此外，在第二导电特征220m未 对准的情况下，第一介电层174的低介电常数材料最小化万一会发生
的任 何寄生电容，亦可降低漏电发生的机率。
107.在一些实施例中，一种半导体装置的制造方法包括在第一金属间介电 (imd)层中形成第一导电特征；在第一导电特征上沉积阻挡层，且阻挡 层与第一导电特征物理接触；在第一金属间介电层上沉积第一介电层，且 第一介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电 层，且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触 第一导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上 方形成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口 以显露第一导电特征；以及在开口中形成第二导电特征。
108.在一些实施例中，第一介电层是低介电常数介电材料，且其中第二介 电层是高介电常数介电材料。
109.在一些实施例中，蚀刻停止层和第二介电层包括不同的蚀刻选择性。
110.在一些实施例中，沉积阻挡层包括在第一导电特征上方选择性地沉积 阻挡层。
111.在一些实施例中，移除阻挡层包括选择性地移除阻挡层。
112.在一些实施例中，蚀刻开口进一步显露第二介电层的一部分。
113.在一些实施例中，在蚀刻开口期间，位在第二介电层的部分正下方的 整个第一金属间介电层保持未被蚀刻。
114.在一些实施例中，在蚀刻开口期间，第一介电层的蚀刻量大于第二介 电层的蚀刻量。
115.在一些实施例中，一种半导体装置的制造方法包括在第一介电层中形 成第一导电特征和第二导电特征；在第一导电特征和第二导电特征上方形 成阻挡层；在第一介电层上方形成多层介电层且与阻挡层横向错开，多层 介电层包括设置在第一介电层上方的低介电常数介电层和设置在低介电常 数介电层上方的高介电常数介电层；流入反应气体以移除阻挡层；在高介 电常数介电层上方沉积蚀刻停止层；在蚀刻停止层上方沉积第二介电层； 在第二介电层和蚀刻停止层中形成沟槽，形成沟槽包括显露第一导电特征 和高介电常数介电层；在沟槽中形成第三导电特征。
116.在一些实施例中，形成沟槽包括蚀刻第二介电层、蚀刻停止层和低介 电常数介电层的部分。
117.在一些实施例中，蚀刻停止层和高介电常数介电层具有高蚀刻选择性。
118.在一些实施例中，第三导电特征包括延伸至第一导电特征的顶面的主 体部和延伸至高介电常数介电层的顶面的上覆合部。
119.在一些实施例中，第一导电特征与第二导电特征相隔第一距离，第三 导电特征与第二导电特征相隔第二距离，且第二距离小于第一距离。
120.在一些实施例中，反应气体包括h2及/或nh3。
121.在一些实施例中，低介电常数介电层包括氧化硅，且高介电常数介电 层包括氧化铝。
122.在一些实施例中，一种半导体装置包括嵌入在第一绝缘层中的第一导 电特征和第二导电特征，第一导电特征与第二导电特征相隔第一距离。半 导体装置亦包括低介电常数介电层，设置于第一绝缘层上方。半导体装置 包括高介电常数介电层，设置在低介电常数介电层上方。半导体装置亦包 括第二绝缘层，设置在高介电常数介电层上方。半导体装
置还包括嵌入在 第二绝缘层中且与第一导电特征物理接触的第三导电特征。高介电常数介 电层直接介于第三导电特征的第一部分和第二部分之间，第三导电特征的 第一部分与第二导电特征相隔第二距离，第二距离小于第一距离。
123.在一些实施例中，第三导电特征的第二部分与第二导电特征相隔第三 距离，第三距离小于第一距离。
124.在一些实施例中，第二部分介于第一绝缘层与高介电常数介电层之间。
125.在一些实施例中，第三导电特征更物理接触低介电常数介电层、高介 电常数介电层和第二绝缘层的侧壁。
126.在一些个实施例中，第三导电特征更物理接触高介电常数介电层的顶 面。
127.以上概述了许多实施例的特征，使本公开所属技术领域中技术人员可 以更加理解本公开的各实施例。本公开所属技术领域中技术人员应可理解， 可以本公开实施例为基础轻易地设计或改变其他工艺及结构，以实现与在 此介绍的实施例相同的目的及/或达到与在此介绍的实施例相同的优点。本 公开所属技术领域中技术人员也应了解，这些相等的结构并未背离本公开 的构思与范围。在不背离后附权利要求的构思与范围的前提下，可对本公 开实施例进行各种改变、置换及变动。