一种存储器及其制备方法和存储系统与流程

1.本发明总体上涉及电子器件领域，并且更具体的，涉及一种存储器及其制备方法和存储系统。


背景技术：

2.在3d nand中，一般先形成台阶结构和覆盖台阶结构的介质层，然后在各台阶上刻蚀介质层形成接触孔，再在接触孔中填充导电材料形成字线触点。
3.随着3d nand层数的增加，接触孔刻蚀的工艺难度越来越大，例如对栅极层(例如钨)和介质层(例如氧化硅)的刻蚀选择比的要求越来越高，才能使得接触孔的刻蚀停在各栅极层中。
4.如何降低接触孔的刻蚀工艺难度，是目前亟待解决的问题。


技术实现要素：

5.本发明实施例的目的在于提供一种存储器及其制备方法和存储系统，旨在降低接触孔刻蚀的工艺难度。
6.第一方面，本发明实施例提供一种存储器的制备方法，包括：
7.提供衬底；
8.在所述衬底上形成堆叠层，所述堆叠层包括交替层叠的层间绝缘层和层间牺牲层，所述堆叠层包括台阶区且在所述台阶区呈台阶结构；
9.形成覆盖所述台阶结构的停止层，所述停止层包括沿第一方向延伸的隔离结构和停止结构；
10.形成贯穿所述隔离结构和所述台阶结构的栅线缝隙，所述栅线缝隙沿所述第一方向延伸，所述停止结构与所述栅线缝隙之间间隔所述隔离结构；
11.通过所述栅线缝隙将所述层间牺牲层置换为层间栅极层；
12.形成贯穿所述停止结构的接触孔，所述接触孔的底部位于所述台阶结构的各台阶处的所述层间栅极层上。
13.进一步，所述隔离结构与所述停止结构沿第二方向交替设置，所述第二方向平行于所述衬底且垂直于所述第一方向；所述隔离结构包括分别位于所述栅线缝隙在第二方向两侧的第一隔离部分和第二隔离部分，所述第一隔离部分位于所述停止结构与所述栅线缝隙之间，所述第二隔离部分位于所述停止结构与所述栅线缝隙之间。
14.进一步，所述形成覆盖所述台阶结构的停止层的步骤，包括：
15.形成覆盖所述台阶结构的停止材料层，所述停止材料层包括沿第一方向延伸的隔离区；
16.去除位于所述隔离区的所述停止材料层，剩下的所述停止材料层作为所述停止结构；
17.在所述隔离区形成所述隔离结构。
18.进一步，所述在所述隔离区形成隔离结构的步骤，包括：
19.在所述隔离区沉积隔离材料，形成所述隔离结构。
20.进一步，所述在所述隔离区形成隔离结构的步骤包括：
21.形成覆盖所述停止层和填充所述隔离区的介质层；
22.其中，填充所述隔离区的所述介质层形成所述隔离结构。
23.进一步，所述形成贯穿所述停止结构的接触孔的步骤，包括：
24.刻蚀各台阶上的所述介质层和部分所述停止结构形成接触孔，所述接触孔的底部位于所述停止结构中；
25.对所述接触孔继续进行刻蚀，使所述接触孔的底部位于各台阶处的所述层间栅极层上；
26.在所述接触孔中填充导电材料形成字线触点。
27.进一步，所述形成覆盖所述台阶结构的停止层的步骤之前，所述存储器的制备方法还包括：
28.形成位于所述台阶结构和所述停止层之间的隔离层。
29.进一步，所述隔离结构相对于所述层间牺牲层的蚀刻选择比小于1。
30.进一步，所述停止结构相对于所述介质层的蚀刻选择比小于1。
31.进一步，所述停止层的厚度大于所述隔离层的厚度。
32.第二方面，本发明实施例提供一种存储器，所述存储器包括：
33.半导体层；
34.堆叠结构，位于所述半导体层上且包括台阶区，所述堆叠结构在所述台阶区呈台阶结构；
35.停止结构，覆盖至少部分所述台阶结构且沿第一方向延伸；
36.栅线缝隙结构，贯穿所述台阶结构，所述栅线缝隙结构穿过所述停止结构且与所述停止结构之间具有间隔区；
37.隔离结构，覆盖部分所述台阶结构且位于所述间隔区，所述隔离结构沿所述第一方向延伸；
38.字线触点，位于所述台阶结构的各台阶上，且贯穿所述停止结构。
39.进一步，所述隔离结构与所述停止结构沿第二方向交替设置，所述第二方向平行于所述半导体层且垂直于所述第一方向；所述隔离结构包括分别位于所述栅线缝隙结构在第二方向两侧的第一隔离部分和第二隔离部分，所述第一隔离部分位于所述停止结构与所述栅线缝隙结构之间，所述第二隔离部分位于所述停止结构与所述栅线缝隙结构之间。
40.进一步，所述堆叠结构包括交替堆叠的层间绝缘层和层间栅极层；所述存储器还包括：
41.介质层，覆盖所述停止结构和所述隔离结构；
42.其中，所述字线触点贯穿所述介质层和所述停止结构，所述字线触点的底部与各台阶处的所述层间栅极层连接。
43.进一步，所述隔离结构与所述层间绝缘层包括相同的材料。
44.进一步，所述停止结构相对于所述介质层的蚀刻选择比小于1。
45.进一步，所述存储器还包括：
46.隔离层，位于所述台阶结构和所述停止结构之间，以及所述台阶结构与所述隔离结构之间。
47.进一步，所述隔离层和所述隔离结构包括相同的材料。
48.进一步，所述停止结构的厚度大于所述隔离层的厚度。
49.第三方面，本发明实施例提供一种存储系统，包括：
50.如上述第十一项-第十八项中任一项所述的存储器；
51.控制器，所述控制器与所述存储器电连接，用于控制所述存储器存储数据。
52.本发明实施例的有益效果是：提供一种存储器及其制备方法和存储系统，先形成覆盖台阶结构的停止层，该停止层包括沿第一方向延伸的隔离结构和停止结构。接着形成贯穿隔离结构和台阶结构的栅线缝隙，该栅线缝隙沿第一方向延伸且与停止结构之间间隔有隔离结构。再通过栅线缝隙将层间牺牲层置换为层间栅极层，最后形成贯穿所述停止结构的接触孔。由于栅线缝隙与停止结构之间间隔有隔离结构，而栅线缝隙与层间牺牲层接触，因此停止层不会在置换工艺中被去除，进而可以作为后续形成接触孔的蚀刻停止层，以降低接触孔刻蚀的工艺难度。
附图说明
53.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
54.图1是本发明实施例提供的存储器的制备方法的流程示意图；
55.图2a-图2n是本发明实施例提供的存储器在制备过程中的结构示意图；
56.图3是本发明实施例提供的存储器的结构示意图；
57.图4是本发明实施例提供的存储系统的结构示意图。
具体实施方式
58.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
59.应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
60.应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
61.如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底
可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。
62.本文以笛卡尔坐标系(x、y和z来表示)来表示存储器在各个方向的截面，其中xy平面的方向平行于衬底，z方向垂直于衬底。
63.需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
64.本发明实施例中的存储器可以是晶圆或三维存储器。三维存储器可以应用于通信产品、消费电子产品、汽车产品、航空航天产品、人工智能产品或大数据等。其中，消费电子产品包括但不仅限于手机、电脑、平板、相机、智能眼镜或游戏产品等。
65.请参阅图1，图1是本发明实施例提供的存储器的制备方法的流程示意图。请同时参阅图2a-图2n，图2a-图2n是本发明实施例提供的存储器在制备过程中的结构示意图。该存储器的制备方法包括以下步骤s1-s7。
66.请参见图1中的步骤s1-s2和图2a。
67.步骤s1：提供衬底10。
68.衬底10可以为半导体衬底，例如可以为硅(si)、锗(ge)、sige衬底、绝缘体上硅(silicon on insulator，soi)或绝缘体上锗(germanium on insulator，goi)等。该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，还可以为叠层结构，例如si/sige等。
69.步骤s2：在所述衬底10上形成堆叠层20，所述堆叠层20包括交替层叠的层间绝缘层21和层间牺牲层22，所述堆叠层20包括台阶区且在所述台阶区呈台阶结构。
70.具体的，先在衬底10上交替沉积层间绝缘层21和层间牺牲层22，层间绝缘层21的示例性材料可以为氧化硅，层间牺牲层22的示例性材料可以为氮化硅，层间绝缘层21和层间牺牲层22具有不同的刻蚀选择性。形成的堆叠层20可以包括核心区20a和台阶区20b，台阶区20b可以位于核心区20a的周围，也可以位于核心区20a的中间。然后对位于台阶区20b的堆叠层20继续刻蚀，形成如图2a所示的台阶结构，所述台阶结构可以在各台阶处暴露出各层间牺牲层22，即在各台阶处层间牺牲层22覆盖层间绝缘层21。
71.在另一实施例中，在台阶结构的各台阶处层间绝缘层21可以覆盖层间牺牲层22。该存储器的制备方法还可以包括：形成位于衬底10和堆叠层20之间的间隔层。
72.请参见图2b，步骤s2之后，该存储器的制备还可以包括：形成覆盖所述台阶结构的隔离层30(例如氧化硅)。具体的，可以先在堆叠层20上沉积隔离层30，然后去除核心区20a的隔离层30，以形成位于台阶区20b覆盖台阶结构的隔离层30。隔离层30的主要作用是将步骤s3中形成的停止层与台阶结构中的层间牺牲层22隔离开，以免在置换层间牺牲层22时对停止层造成影响。
73.请参见图1中的步骤s3和图2c-图2d。
74.步骤s3：形成覆盖所述台阶结构的停止材料层40，所述停止材料层40包括沿第一方向(x)延伸的隔离区41。
75.在一实施例中，如图2c所示，可以在隔离层30上沉积停止材料层40。具体的，可以先在核心区20a的堆叠层20和隔离层30上沉积停止材料层40，然后去除位于核心区20a的停止材料层40，以形成覆盖台阶结构且位于隔离层30上的停止材料层40。沉积的方法包括但不限于化学气相沉积(chemical vapor deposition,cvd)、原子层沉积(atom layer deposition,ald)和物理气相沉积(physical vapor deposition,pvd)等。
76.图2d是图2c的俯视结构图，该停止材料层40包括沿第一方向延伸的隔离区41，其中第一方向可以为平行于衬底10的x方向。如图2c所示，台阶结构的高度方向为z方向，台阶结构的宽度方向为y方向，因此第一方向实际上平行于衬底10且垂直于台阶结构的宽度方向。
77.在一实施例中，所述停止材料层40的厚度大于所述隔离层30的厚度。例如，所述隔离层30的厚度可以为所述停止材料层40的厚度可以为80-200nm。其中，停止材料层40的厚度可以根据需要调整，例如可以根据后续接触孔的刻蚀工艺要求而变化。
78.请参见图1中的步骤s4和图2e。
79.步骤s4：去除位于所述隔离区41的所述停止材料层40。
80.具体的，可以在停止材料层40上形成硬掩模层和光刻胶层，然后利用掩模板对光刻胶层进行光刻工艺形成图案化光刻胶层，然后基于所述图案化光刻胶层对所述硬掩模层进行刻蚀形成图案化硬掩模层，最后基于所述图案化硬掩模层对停止材料层40进行图案化刻蚀，以去除位于隔离区41的停止材料层40，保留其他区域的停止材料层40，保留的停止材料层40为停止结构43。
81.可以理解的是，在一些实施例中，可以直接基于图案化光刻胶层对停止层进行图案化刻蚀，即上述硬掩模层可以省略。
82.请参见图1中的步骤s5和图2f。
83.步骤s5：在所述隔离区41形成隔离结构42。
84.在一实施例中，可以在隔离区41沉积隔离材料形成所述隔离结构42，可以采用上述任一种沉积方法。所述隔离结构42相对于所述层间牺牲层22的蚀刻选择比小于1，例如所述隔离材料可以包括氧化硅等绝缘材料。隔离结构42与停止结构43都覆盖台阶结构，且形成停止层40’。也就是说，所述停止层40’包括沿第一方向(x)延伸的隔离结构42和停止结构43。其中，所述隔离结构42与所述停止结构43沿第二方向(y)交替设置，所述第二方向(y)平行于所述衬底且垂直于所述第一方向(x)。
85.请参见图2g，形成所述隔离结构42之后，该存储器的制备方法还可以包括：形成覆盖所述停止层40’的介质层50。所述停止材料层40(或停止结构43)相对于所述介质层50的蚀刻选择比小于1，例如停止材料层40可以包括氮化硅，介质层50的材料可以包括氧化硅等绝缘材料。
86.在另一实施例中，可以直接形成覆盖所述停止层40’和填充所述隔离区41的介质层50，其中，填充所述隔离区41的所述介质层50成为所述隔离结构42，这样可以节省一道单独形成隔离结构42的沉积工艺。
87.请参见图1中的步骤s6和图2g-图2i。
88.步骤s6：形成贯穿所述隔离结构42和所述台阶结构的栅线缝隙60，所述栅线缝隙60沿所述第一方向(x)延伸，所述停止结构43与所述栅线缝隙60之间间隔所述隔离结构42。
89.在本实施例中可以形成介质层50后再形成栅线缝隙60。由于图2g中显示不出栅线缝隙60的结构，因此在图2h中对栅线缝隙60的结构进行说明，图2h是图2g在a-a1处的截面结构示意图。可以利用刻蚀工艺形成贯穿介质层50、隔离结构42和台阶结构的栅线缝隙60。
90.如图2h和图2i所示，图2i是图2h在b-b1处的截面结构示意图，栅线缝隙60在第一方向(x)延伸，且停止结构43与栅线缝隙60之间间隔隔离结构42。具体的，所述隔离结构42包括分别位于所述栅线缝隙60在第二方向(y)两侧的第一隔离部分421和第二隔离部分422，所述第一隔离部分421位于所述停止结构43与所述栅线缝隙60之间，所述第二隔离部分422位于所述停止结构43与所述栅线缝隙60之间。
91.在3d nand中，栅线缝隙60主要是用于隔离存储块(block)或存储指(finger)的，因此栅线缝隙60的位置是根据存储器的结构来决定的。本实施例中的隔离区41(或隔离结构42)与栅线缝隙60在第一方向(x)平行设置，且栅线缝隙60要贯穿隔离结构42，因此隔离区41的位置也是根据栅线缝隙60的预设位置来设置的，只是隔离区41在第二方向(y)的宽度大于栅线缝隙60在第二方向(y)的宽度。
92.请参见图1中的步骤s7和图2j-图2k。
93.步骤s7：通过所述栅线缝隙60将所述层间牺牲层22置换为层间栅极层22a。
94.由于层间牺牲层22和层间绝缘层21具有不同的刻蚀选择性，因此通过刻蚀工艺可以去除层间牺牲层22形成空腔，然后在空腔中沉积层间栅极层22a。层间栅极层22a可以由多种膜层组合而成，例如可以由依次沉积的阻挡层(例如氧化铝)、黏附层(例如氮化钛)和导电层(例如金属钨)组合而成。层间牺牲层22置换为层间栅极层22a后，层间绝缘层21和层间栅极层22a形成堆叠结构20a。
95.在本实施例中，由于栅线缝隙60和停止结构43之间形成有隔离结构42，因此在去除层间牺牲层22时，不会对停止结构43进行刻蚀，从而停止结构43被保留下来用于后续形成接触孔。
96.请参见图2l-图2n。
97.形成层间栅极层22a后，该存储器的制备方法还包括：1)如图2l所示，刻蚀各台阶上的所述介质层50和部分所述停止结构43(当图中结构是沿停止结构43处的剖面时，图中显示的停止层40’为停止结构43)形成接触孔70，所述接触孔70的底部位于所述停止结构43中；2)如图2m所示，对所述接触孔70继续进行刻蚀，使所述接触孔70的底部位于各台阶处的所述层间栅极层22a上或中；3)如图2n所示，最后在所述接触孔70中填充导电材料(例如钨)形成字线触点71。
98.如图2l所示，由于介质层50和停止结构43的刻蚀选择比非常大，因此第一次刻蚀可以使所有的接触孔70都停在停止结构43中，其中第一次刻蚀形成的接触孔70的深度不同，最底层台阶上的接触孔70的深度最大。如图2m所示，然后对所有的接触孔70再进行第二次刻蚀，这次可以刻蚀相同的时间，使得接触孔70都增加相同的深度，从而每个接触孔70的底部都可以位于层间栅极层22a上，因此可以降低接触孔70的刻蚀难度，增大接触孔70的工艺窗口。
99.本发明实施例提供的存储器的制备方法，先在台阶结构上形成停止材料层40，然后在栅线缝隙60预设的位置形成宽度较大的隔离结构42以及形成停止结构43，接着形成贯穿隔离结构42和台阶结构的栅线缝隙60。所述隔离结构42包括分别位于所述栅线缝隙60在
第二方向(y)两侧的第一隔离部分421和第二隔离部分422，所述第一隔离部分421和所述第二隔离部分422都位于停止结构43与栅线缝隙60之间。这样在置换层间牺牲层22形成层间栅极层22a时，停止结构43不会被去除，因此停止结构43可以在形成接触孔70时降低刻蚀难度和工艺成本。而且停止结构43的厚度可以根据工艺调整，相比于直接刻蚀介质层50和层间栅极层22a形成接触孔70的工艺，通过增加停止结构43的厚度可以降低刻蚀选择比的要求，增大接触孔70刻蚀的工艺窗口。
100.请参阅图3和图2n，图3是本发明实施例提供的存储器的结构示意图。该存储器100包括半导体层10’、堆叠结构20a、停止结构43、隔离结构42和栅线缝隙结构61。所述堆叠结构20a位于所述半导体层10’上且包括台阶区，所述堆叠结构20a在所述台阶区呈台阶结构，所述停止结构43覆盖至少部分所述台阶结构且沿第一方向(x)延伸。所述栅线缝隙结构61贯穿所述台阶结构，且沿第一方向(x)延伸。所述栅线缝隙结构61穿过所述停止结构43且与所述停止结构43之间具有间隔区40a，所述间隔40a区围绕所述栅线缝隙结构61且被所述停止结构43围绕。所述隔离结构42覆盖部分所述台阶结构且位于所述间隔区40a，所述隔离结构42沿第一方向(x)延伸。也就是说，隔离结构42在半导体层10’上的正投影与堆叠结构20a中的层间绝缘层21或层间栅极层22a在半导体层10’的正投影存在重叠部分。或者说，停止结构43覆盖一部分台阶结构，隔离结构42覆盖剩余部分台阶结构。
101.在本实施例中，隔离结构42和层间绝缘层21可以包括相同的材料，例如都可以包括氧化物(如氧化硅)。这样在将层间牺牲层置换为层间栅极层22a的工艺中，隔离结构42能够隔离停止结构43，而使停止结构43不被刻蚀。
102.在一实施例中，所述存储器100还包括隔离层30，所述隔离层30位于所述台阶结构和所述停止结构43之间，还位于台阶结构与隔离结构42之间。所述隔离层30可以与所述隔离结构42包括相同的材料(例如都可以包括氧化硅)。所述隔离层30的厚度可以小于停止结构43的厚度。
103.在本实施例中，所述隔离结构42与所述停止结构43沿第二方向(y)交替设置，所述第二方向(y)平行于所述半导体层10’且垂直于所述第一方向(x)。所述隔离结构42包括分别位于所述栅线缝隙结构61在第二方向(y)两侧的第一隔离部分421和第二隔离部分422，所述第一隔离部分421位于所述停止结构43与所述栅线缝隙结构61之间，所述第二隔离部分422位于所述停止结构43与所述栅线缝隙结构61之间。
104.其中，所述堆叠结构20a包括交替堆叠的层间绝缘层21和层间栅极层22a，所述层间绝缘层21的示例性材料为氧化硅，所述层间栅极层22a的示例性材料为钨。
105.在本实施例中，所述存储器100还包括介质层50和字线触点71，所述介质层50覆盖所述停止结构43和隔离结构42。所述字线触点71位于各台阶上贯穿所述介质层50和所述停止结构43，且所述字线触点71的底部与各台阶处的所述层间栅极层22a连接。
106.其中，所述停止结构43相对于所述介质层50的蚀刻选择比小于1，例如停止结构43的材料可以包括氮化硅，所述介质层50的材料可以包括氧化硅。
107.本发明实施例提供的存储器100中，位于台阶结构上的停止结构43与栅线缝隙结构61之间间隔有隔离结构42，因此在将层间牺牲层置换为层间栅极层22a的过程中，停止结构43不会被去除。因此停止结构43作为在形成字线触点71时的刻蚀停止结构43，可以降低形成字线触点71过程中的刻蚀工艺难度，增大工艺窗口。
108.请参阅图4，图4是本发明实施例提供的存储系统的结构示意图。该存储系统300包括存储器301和控制器302，该存储器301可以是上述任意实施例中的存储器，该控制器302与所述存储器301电连接，用于控制所述存储器301存储数据，存储器301可基于控制器302的控制而执行存储数据的操作。
109.在一些实施方式中，存储系统可被实施为诸如通用闪存存储(ufs)装置，固态硬盘(ssd)，mmc、emmc、rs-mmc和微型mmc形式的多媒体卡，sd、迷你sd和微型sd形式的安全数字卡，个人计算机存储卡国际协会(pcmcia)卡类型的存储装置，外围组件互连(pci)类型的存储装置，高速pci(pci-e)类型的存储装置，紧凑型闪存(cf)卡，智能媒体卡或者记忆棒等。
110.该存储器301包括：半导体层；位于所述半导体层上的堆叠结构，所述堆叠结构包括台阶区且在所述台阶区呈台阶结构；覆盖至少部分所述台阶结构且沿第一方向延伸的停止结构；贯穿所述台阶结构的栅线缝隙结构，所述栅线缝隙结构穿过所述停止结构且与所述停止结构之间具有间隔区；覆盖部分所述台阶结构且位于所述间隔区的隔离结构，所述隔离结构沿所述第一方向延伸；以及位于所述台阶结构的各台阶上，且贯穿所述停止结构的字线触点。
111.以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。