技术特征：
1.一种层叠型电感器，其特征在于，包括：烧成素体，其包含被层叠的多个层，并且具有在相对于所述多个层的层叠方向正交的第1方向上彼此相对的一对端面；贯通导体，其设置于所述烧成素体内，遍及所述一对端面之间延伸并且在所述端面上两个端部露出；及一对外部电极，其分别设置于所述烧成素体的端面，并且覆盖露出于所述端面的所述贯通导体的两个端部的各个，所述贯通导体包括：一对引出导体，其构成所述贯通导体的两个端部的各个，具有从所述素体的端面露出的第1端部和位于所述素体的内侧的第2端部；及内部导体，其将所述一对引出导体彼此连接，具有在所述多个层的层叠方向上与所述引出导体的第2端部重叠的端部。2.如权利要求1所述的层叠型电感器，其特征在于，所述第1方向上的所述引出导体的长度小于所述第1方向上的所述内部导体的长度。3.如权利要求1或2所述的层叠型电感器，其特征在于，具有由所述引出导体的所述第2端部和与该第2端部重叠的所述内部导体的端部形成的阶部。4.如权利要求1～3中任一项所述的层叠型电感器，其特征在于，所述贯通导体包括多个所述内部导体，所述内部导体分别相对于所述第1方向平行地延伸，在所述第1方向上相邻的内部导体彼此在所述多个层的层叠方向上彼此的端部重叠。
技术总结
在层叠型电感器中，设置于烧成后的素体(烧成素体)内的贯通导体构成为包括一对引出导体和一对内部导体，并且引出导体的第2端部与内部导体的端部在素体的层叠方向上重叠。由此，可减少素体的烧成时的各导体的收缩量，并且可抑制烧成后在素体内产生的内部应力。且可抑制烧成后在素体内产生的内部应力。且可抑制烧成后在素体内产生的内部应力。
技术研发人员：生出章彦 吉野真 冈田知生 下保真志 加藤大贵 齐藤英辉 长田诚治 海老名和广
受保护的技术使用者：TDK株式会社
技术研发日：2022.03.16
技术公布日：2022/9/27