斜切6的制作方法

斜切6
°
goi衬底、短波红外焦平面像元及其制备方法
技术领域
1.本发明涉及半导体领域，特别涉及一种斜切6
°
goi衬底、短波红外焦平面像元及其制备方法。


背景技术：

2.基于iii-v族短波红外材料体系的短波红外焦平面拥有高灵敏度、高均匀性、高稳定性等特点，其响应波段可覆盖0.9～3.0μm的范围。然而，商业化的iii-v族短波红外焦平面面临晶圆尺寸小、制造成本高、阵列规模小等缺点，用低成本的大尺寸衬底替代高成本的小尺寸衬底是一种必然趋势。si衬底不仅具备大尺寸、制造工艺成熟的特性，还兼具低成本的优势，因此，在si衬底上实现高性能iii-v族短波红外焦平面是支撑低成本短波红外成像技术发展的重要技术途径之一，其技术难点在于si与iii-v族短波红外材料体系的晶格结构差异，在外延生长中也面临反向畴、晶格失配大、热失配高等问题。
3.为此，提出本发明。


技术实现要素：

4.本发明的主要目的在于提供一种斜切6
°
goi衬底、短波红外焦平面像元及二者的制备方法，解决了iii-v族材料外延生长中存在的反向畴、晶格失配大、热失配高等问题，提高了iii-v族材料外延材料的质量及以此为基础的短波红外焦平面像元等器件的响应度，降低了器件暗电流。
5.为了实现以上目的，本发明提供了以下技术方案。
6.本发明的第一方面提供了一种斜切6
°
goi衬底，包括由下至上的硅衬底、介质堆叠层、斜切6
°
锗层。
7.无论与普通的goi衬底相比，还是与iii-v-oi衬底相比，本发明提供的斜切6
°
goi衬底因具有6
°
斜切角度、晶体质量高，可以提高在其上外延的iii-v族材料的质量，减小缺陷密度，避免了反向畴、晶格失配大、热失配高等问题。
8.另外，本发明提供的斜切goi衬底中的介质堆叠层拥有谐振腔效应，当用于短波红外焦平面像元时可明显提升响应度。
9.本发明中的介质堆叠层可以多种介质材料的堆叠，或者相同介质材料的多层堆叠。
10.例如，在一些实施例中，所述介质堆叠层为多层氧化硅的堆叠，或者氧化硅与氧化铝的交叉堆叠，或者多层氧化铝的堆叠。
11.在一些实施例中，所述斜切6
°
锗层的厚度为100～500nm。
12.本发明无特别说明时，硅衬底一般指无斜切的衬底。
13.本发明的第二方面提供了一种斜切6
°
goi衬底的制备方法，包括：
14.提供斜切6
°
硅衬底；
15.在所述斜切6
°
硅衬底上依次形成低温锗层、高温锗层；
algaas/ingaas多量子点/p
+-gaas等；
40.以及分别与所述pin堆叠结构中n层和p层实现欧姆接触的n型接触结构和p型接触结构。
41.该短波红外焦平面像元是以上文所述的斜切6
°
goi衬底作为衬底，因此生长的iii-v族pin堆叠结构必然具有较高的质量，无反向畴、晶格失配大、热失配高等问题，响应度随之提高，暗电流随之减小。同时，该方案中还以gaas作为缓冲层，进一步提高了晶体质量。
42.在一些实施例中，所述pin堆叠结构为垂直堆叠结构。
43.当然，本发明也不排除水平堆叠的pin结构。
44.另外，pin垂直堆叠结构的顺序可以是由下至上为p-i-n，或者n-i-p。
45.本发明的第四方面提供了上述短波红外焦平面像元的制备方法，包括：
46.先利用上文所述的斜切6
°
goi衬底制备方法获得斜切6
°
goi衬底；
47.在所述斜切6
°
goi衬底上形成gaas缓冲层；
48.在所述述gaas缓冲层上形成pin堆叠结构；
49.分别形成所述n型接触结构和p型接触结构。
50.在一些实施例中，采用低温-中温-高温三步法形成gaas缓冲层，且低温、中温、高温的范围分别为390～410℃、580～610℃、660～680℃，低温、中温、高温的范围优选为400℃、600℃、670℃。
51.在一些实施例中，在形成所述n型接触结构和p型接触结构之后还包括：形成二维晶体。二维晶体可以提升响应度。
52.在一些实施例中，在形成所述n型接触结构和p型接触结构之前还包括：对所述pin堆叠结构图形化处理，形成台面；所述台面使所述pin堆叠结构中靠近所述gaas缓冲层的层裸露。这种结构的器件图形化工艺更简单，无需刻蚀接触孔等容易出现缺陷的结构。
53.综上，与现有技术相比，本发明达到了以下技术效果：一方面，获得了高质量的斜切6
°
goi衬底；另一方面，以此衬底为基础获得了高质量外延iii-v族的短波红外焦平面像元，具有较高的响应度和更小的暗电流；又一方面，所有工艺流程可以兼容现有半导体工艺、低成本等优势。
附图说明
54.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
55.图1-8为本发明提供的斜切6
°
goi衬底的制备方法各步骤得到的结构示意图；
56.图9-13为本发明提供的短波红外焦平面像元的制备方法各步骤得到的结构示意图。
具体实施方式
57.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以
避免不必要地混淆本公开的概念。
58.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
59.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
60.如背景技术所述，iii-v族短波红外焦平面像元受衬底晶体质量限制无法避免反向畴、晶格失配大、热失配高等问题，导致器件响应度、暗电流等关键指标很差。
61.为此，本发明提供了一种斜切6
°
goi衬底及其制备方法，以及基于该衬底的短波红外焦平面像元及制备方法。
62.本发明提供的斜切6
°
goi衬底的结构关键是“斜切角度”以及锗层的晶体质量，其结构包括由下至上的硅衬底、介质堆叠层、斜切6
°
锗层。
63.为了获得以上高质量的斜切6
°
goi衬底，本发明提供的制备工艺流程主要包括制作牺牲衬底、制作支撑衬底、键合、去除多余层四个关键阶段，具体如下。
64.一、制作牺牲衬底
65.首先，提供斜切6
°
硅衬底；该衬底的斜切角度应当与所需的斜切锗层的斜切角度相同。
66.然后在所述斜切6
°
硅衬底上依次形成低温锗层、高温锗层。在这一步中低温锗层、高温锗层的生长温度可以分别参照350-450℃、550-750℃范围，同时若增加高温退火或循环退火，可进一步提高晶体质量，当然退火可以在形成后续的第一介质层之后进行。退火温度适宜控制在820℃，退火时间为10min，退火氛围为h2。
67.另外，在形成锗层之前可以增加组分渐变的锗硅缓冲层。采用组分渐变的锗硅缓冲层可以进一步提高斜切锗层的晶体质量。
68.接下来在所述高温锗层上形成第一介质层，得到牺牲衬底。第一介质层可以是氧化铝层、氧化硅层、氮氧化硅层等或者这些层的堆叠，在选择其材料时一方面要考虑谐振腔效应，另一方面也可以考虑键合支撑衬底时的难易度和稳定性。为此，本发明优选采用氧化铝。
69.二、制作到支撑衬底
70.首先，提供硅衬底。该衬底是无斜切衬底。
71.然后在所述硅衬底上形成第二介质层，得到支撑衬底。
72.在上文牺牲衬底、支撑衬底的制作中，各介质层的形成手段包括但不限于cvd、ald、pcvd、pecvd、热氧化法等。
73.三、键合
74.以所述第一介质层和所述第二介质层为键合面，将所述牺牲衬底和所述支撑衬底键合。通常采用熔融键合的方式。
75.四、去除多余层
76.依次去除所述斜切6
°
硅衬底、低温锗层。去除手段包括但不限于cmp、干法刻蚀、湿法腐蚀等或者多种手段的结合。优选的是针对不同材料采用不同手段，例如采用磨抛(grading)或者干法刻蚀去除所述斜切硅衬底，采用tmah腐蚀法去除所述低温锗层。
77.之后任选对所述高温锗层表面进行平整化处理，降低粗糙度，通常采用cmp手段。
78.以上文得到的斜切6
°
goi衬底制作短波红外焦平面像元时，后续的流程还包括以下主要步骤：
79.首先，在所述斜切6
°
goi衬底上形成gaas缓冲层。gaas缓冲层优选采用低温-中温-高温三步法形成gaas缓冲层，且低温、中温、高温的范围分别为390～410℃、580～610℃、660～680℃，低温、中温、高温的范围优选为400℃、600℃、670℃。
80.然后，在所述gaas缓冲层上形成pin堆叠结构。该堆叠结构可以是水平或垂直堆叠，p型层和n型层的顺序是任意的。同时本发明的pin堆叠结构采用iii-v族材料。
81.之后分别形成所述n型接触结构和p型接触结构。接触结构即欧姆接触，可以采用台面或接触孔等形式，优选台面。
82.最后任选形成二维晶体。
83.基于上文所述的方案的核心，本发明还提供了以下优选实施例。
84.实施例1制作斜切6
°
goi衬底
85.制作牺牲衬底阶段：
86.步骤s1，在斜切6
°
硅衬底1上形成斜切6
°
低温锗缓冲层2，如图1所示，然后形成斜切6
°
高温锗缓冲层3，如图2所示。低温和高温的生长温度分别为350-450℃、550-750℃。
87.步骤s2，采用ald法在斜切6
°
高温锗缓冲层3上形成氧化铝层4，得到牺牲衬底，如图3所示。
88.制作支撑衬底阶段：
89.步骤s3，在另一普通硅衬底5上采用热氧化法形成氧化硅层6，如图4所示。
90.步骤s4，在氧化硅层6上利用teos法形成teos层7，得到支撑衬底，如图5所示。
91.键合以及去除多余层：
92.步骤s1，以氧化铝层4和teos层7为键合面，将牺牲衬底和支撑衬底熔融键合，如图6所示。
93.步骤s6，然后磨抛(grading)或者干法刻蚀去除斜切6
°
硅衬底1，如图7所示。
94.步骤s7，再用tmah腐蚀法去除斜切6
°
低温锗缓冲层2，如图8所示；
95.步骤s8，对斜切6
°
高温锗缓冲层3表面cmp处理，直至厚度达到100～500nm，其缺陷密度可低至107cm-2
量级。
96.实施例2制作短波红外焦平面像元
97.第一步，在实施例1得到的斜切6
°
goi衬底上形成gaas缓冲层8，如图9所示；形成方法是低温(400℃)-中温(600℃)-高温(670℃)三步法。
98.第二步，在gaas缓冲层8上形成pin堆叠结构：由下至上依次为：p型iii-v族材料层9、iii-v族短波红外吸收层10、n型iii-v族材料层11，如图10所示。
99.第三步，对pin堆叠结构进行图形化处理，形成如图11所示。
100.第四步，对形成的pin堆叠结构进行表面钝化处理，钝化层为12，如图12所示。
101.第五步，分别形成所述n型接触结构和p型接触结构：在钝化层中刻蚀接触孔，从而在p型iii-v族材料层9和n型iii-v族材料层11的裸露处沉积金属13和14，如图13所示。
102.第六步，形成二维晶体，图中未示出，按实际需要适当调整。
103.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。