技术特征：
1.一种电感器，所述电感器包括：半导体基底，设置有包括第一布线层和第二布线层的多个布线层；直导线，位于半导体基底的第一布线层处，具有第一端；螺旋图案的导电线圈，在第一布线层上方位于第二布线层处，具有第二端；以及导电过孔，将直导线的第一端竖直连接到导电线圈的第二端，其中，当在平面图中观看时，多个虚设图案布置在由螺旋图案的最内匝限定的第一区域中。2.根据权利要求1所述的电感器，其中，当在平面图中观看时，所述多个虚设图案的面积与第一区域的面积的比率具有在40％与90％之间的值。3.根据权利要求1所述的电感器，其中，所述多个虚设图案包括与直导线相同的材料，并且其中，所述多个虚设图案的厚度等于直导线的厚度。4.根据权利要求1所述的电感器，其中，所述多个虚设图案中的每个虚设图案为电浮置并且被绝缘材料围绕的岛的形式。5.根据权利要求4所述的电感器，其中，当在平面图中观看时，所述多个虚设图案在面积上具有至少两种不同的尺寸。6.根据权利要求1所述的电感器，其中，导电线圈的剖面是梯形形状的，并且其中，导电过孔的剖面是倒梯形形状的。7.根据权利要求1所述的电感器，其中，导电线圈在第一水平方向上的长度具有在45μm与55μm之间的值，并且导电线圈在与第一水平方向垂直的第二水平方向上的长度具有在65μm与75μm之间的值，并且其中，第一区域在第一水平方向上的长度具有在15μm与20μm之间的值，并且第一区域在第二水平方向上的长度具有在30μm与40μm之间的值。8.根据权利要求1所述的电感器，其中，导电线圈不与所述多个虚设图案竖直叠置。9.根据权利要求1所述的电感器，所述电感器还包括：多层绝缘层，布置在直导线和所述多个虚设图案上，其中，导电过孔穿透多层绝缘层以将导电线圈的第二端连接到直导线的第一端。10.根据权利要求9所述的电感器，其中，多层绝缘层包括：下第一绝缘层，包括碳氮化硅；以及上第二绝缘层，包括氮化硅。11.一种半导体封装件，所述半导体封装件包括：封装基底；中介体，布置在封装基底上；第一半导体芯片和第二半导体芯片，布置在中介体上；
第一电感器，形成在第一半导体芯片中；以及第二电感器，形成在中介体中，其中，第一电感器和第二电感器中的每个包括：直导线，位于第一布线层处，具有第一端；方形螺旋图案的导电线圈，位于与第一布线层竖直间隔开的第二布线层处，具有第二端；以及导电过孔，将直导线的第一端竖直连接到导电线圈的第二端，并且其中，当在平面图中观看时，多个岛状虚设图案布置在由方形螺旋图案的最内匝限定的第一区域中。12.根据权利要求11所述的半导体封装件，其中，中介体包括：硅基底；贯穿电极，穿过硅基底；以及再分布结构，电连接到位于硅基底上的贯穿电极，并且其中，第二电感器形成在再分布结构中。13.根据权利要求11所述的半导体封装件，其中，第一半导体芯片包括逻辑芯片，逻辑芯片包括pci express接口，并且其中，第二半导体芯片包括高带宽存储器芯片。14.根据权利要求11所述的半导体封装件，其中，当从平面图观看第一电感器和第二电感器中的每个时，导电线圈与所述多个岛状虚设图案不叠置。15.根据权利要求11所述的半导体封装件，其中，在第一电感器和第二电感器中的每个中，所述多个岛状虚设图案的面积与第一区域的面积的比率具有在40％与90％之间的值。16.一种半导体封装件，所述半导体封装件包括：封装基底；中介体，布置在封装基底上；第一半导体芯片和第二半导体芯片，布置在中介体上；电感器，形成在第一半导体芯片中；模制构件，围绕第一半导体芯片和第二半导体芯片；散热构件，布置在模制构件上；以及封装件，围绕中介体、模制构件和散热构件，其中，电感器包括：直导线，位于第一布线层处，具有第一端；方形螺旋图案的导电线圈，位于与第一布线层竖直间隔开的第二布线层处，具有第二端；以及导电过孔，将直导线的第一端竖直连接到导电线圈的第二端，并且其中，当在平面图中观看时，具有不同形状的多个虚设图案布置在由方形螺旋图案的最内匝限定的第一区域中。17.根据权利要求16所述的半导体封装件，其中，当从平面观看电感器时，导电线圈与所述多个虚设图案不叠置，并且其中，所述多个虚设图案的面积与第一区域的面积的比率具有在40％与90％之间的值。
18.根据权利要求16所述的半导体封装件，其中，导电线圈在第一水平方向上的长度具有在45μm与55μm之间的值，并且导电线圈在与第一水平方向垂直的第二水平方向上的长度具有在65μm与75μm之间的值，并且其中，第一区域在第一水平方向上的长度具有15μm与20μm之间的值，并且第一区域在第二水平方向上的长度具有30μm与40μm之间的值。19.根据权利要求16所述的半导体封装件，其中，所述多个虚设图案布置为使得集中在直导线上的应力分散在所述多个虚设图案之中，并且其中，所述多个虚设图案中的每个虚设图案在被绝缘材料围绕的同时电浮置。20.根据权利要求16所述的半导体封装件，其中，第一半导体芯片包括逻辑芯片，逻辑芯片包括pci express接口，并且其中，第二半导体芯片包括高带宽存储器芯片。
技术总结
提供了一种电感器和一种半导体封装件。所述电感器包括：半导体基底，设置有包括第一布线层和第二布线层的多个布线层；直导线，位于半导体基底的第一布线层处，具有第一端；螺旋图案的导电线圈，在第一布线层上方位于第二布线层处，具有第二端；以及导电过孔，将直导线的第一端竖直连接到导电线圈的第二端。当在平面图中观看时，多个虚设图案布置在由螺旋图案的最内匝限定的第一区域中。最内匝限定的第一区域中。最内匝限定的第一区域中。
技术研发人员：朴有庆 宋炫静 崔银景
受保护的技术使用者：三星电子株式会社
技术研发日：2022.06.29
技术公布日：2023/3/2