阵列基板、其制作方法及显示面板与流程

阵列基板、其制作方法及显示面板
【技术领域】
1.本发明涉及显示技术领域，具体涉及一种阵列基板、其制作方法及显示面板。


背景技术：

2.有机发光二极管(organic light-emitting diode，oled)显示面板具有繁荣的前景，相比于液晶显示面板(liquid crystal display，lcd)，oled显示面板具有自发光、可视角度大、响应速度快、重量轻、厚度薄、结构简单、成本低的特性。根据像素点驱动方式，oled显示面板可以分为：无源矩阵有机发光二极管(passive matrix organic light emitting diode，pmoled)显示面板和有源矩阵有机发光二极管(active matrix organic light emitting diode，amoled)显示面板。
3.其中，amoled显示面板作为当今显示行业的研究热点，具有比液晶显示面板(liquid crystal display，lcd)更高色域、宽视角、对比度以及响应时间等优点。amoled显示面板采用电流驱动oled器件发光。然而，在实际的amoled显示面板中，由于金属走线间的寄生电容干扰等因素影响，造成面板各位置驱动tft产生电流大小不同，oled器件发光强度不同，呈现显示不均匀现象。
4.因此，现有技术存在缺陷，有待改进与发展。


技术实现要素：

5.本发明提供一种阵列基板、其制作方法及显示面板，以改善面板的显示不均匀现象。
6.为了解决上述问题，本发明提供了一种阵列基板，包括：衬底；位于衬底上的薄膜晶体管，薄膜晶体管包括：位于衬底上的半导体层；位于半导体层两侧的漏极和源极；位于半导体层上的栅绝缘层；位于栅绝缘层上的栅极，漏极、栅极以及漏极和栅极之间的膜层构成第一电容，源极、栅极以及源极和栅极之间的膜层构成第二电容；其中，薄膜晶体管为驱动薄膜晶体管，第一电容的电容值小于第二电容的电容值。
7.其中，薄膜晶体管，还包括：
8.半导体层具有沟道区，沟道区连接漏极与源极；
9.其中，沟道区与漏极连接的第一部分的截面面积，小于沟道区与源极连接的第二部分的截面面积。
10.其中，第一部分的截面宽度，小于第二部分的截面宽度。
11.其中，沟道区具有过渡部分，过渡部分位连接第一部分和第二部分，过渡部分的截面形状包括梯形或圆弧形。
12.其中，栅绝缘层包括第一子栅绝缘层和第二子栅绝缘层，第一子栅绝缘层位于靠近漏极的一侧，第二子栅绝缘层位于靠近源极的一侧，第一子栅绝缘层的厚度大于第二子栅绝缘层的厚度。
13.为了解决上述问题，本发明提供了一种阵列基板的制作方法，包括：提供衬底；在
衬底上形成半导体材料层，并对半导体材料层进行图案化和第一表面处理，以形成有源层；对有源层的两侧的部分区域进行第二表面处理，以使有源层的两侧分别形成源极和漏极，有源层未进行第二表面处理的部分构成半导体层；在半导体层上形成栅绝缘层；在栅绝缘层上形成金属层，并对金属层进行图案化，以形成栅极；其中，半导体层具有沟道区，沟道区连接漏极与源极，沟道区的与漏极连接的第一部分的截面面积，小于沟道区的与源极连接的第二部分的截面面积。
14.其中，通过第一掩膜版对半导体材料层进行第一表面处理，以使沟道区的第一部分的截面宽度，小于形成的沟道区的第二部分的截面宽度。
15.其中，在半导体层上形成栅绝缘层，具体包括：
16.通过第三掩膜版，在半导体层上靠近漏极的一侧形成第一栅绝缘材料层；
17.通过第四掩膜版，在半导体层上形成第二栅绝缘材料层；
18.其中，在半导体层上靠近漏极的一侧，形成的第一栅绝缘材料层和第二栅绝缘材料层构成第一子栅绝缘层，在半导体层上靠近源极的一侧，形成的第二栅绝缘材料层构成第二子栅绝缘层。
19.其中，在半导体层上形成栅绝缘层，具体包括：
20.通过半色调掩膜版，在半导体层上形成栅绝缘层；
21.其中，栅绝缘层包括第一子栅绝缘层和第二子栅绝缘层，第一子栅绝缘层位于靠近漏极的一侧，第二子栅绝缘层位于靠近源极的一侧，第一子栅绝缘层的厚度大于第二子栅绝缘层的厚度。
22.为了解决上述问题，本发明提供了一种显示面板，显示面板包括如上述任一项的阵列基板，薄膜晶体管的数量为多个，多个薄膜晶体管呈阵列分布。
23.本发明的有益效果是：区别于现有技术，本发明提供了一种阵列基板、其制作方法及显示面板，阵列基板，包括：衬底；位于衬底上的薄膜晶体管，薄膜晶体管包括：位于衬底上的半导体层；位于半导体层两侧的漏极和源极；位于半导体层上的栅绝缘层；位于栅绝缘层上的栅极，漏极、栅极以及漏极和栅极之间的膜层构成第一电容，源极、栅极以及源极和栅极之间的膜层构成第二电容；其中，薄膜晶体管为驱动薄膜晶体管，第一电容的电容值小于第二电容的电容值。通过使得源极侧对应的第二电容的电容值大于漏极侧对应的第一电容的电容值，在驱动薄膜晶体管开启时，能抑制显示面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
【附图说明】
24.图1为本发明实施例提供的阵列基板的结构示意图；
25.图2为本发明实施例提供的一种驱动tft构型结构示意图；
26.图3为本发明实施例提供的另一种驱动tft构型结构示意图；
27.图4为本发明实施例提供的阵列基板的流程示意图；
28.图5为本发明实施例提供的形成半导体层和漏极、源极的结构示意图。
【具体实施方式】
29.下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样地，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
30.此外，本发明所提到的术语第一、第二、第三等可以在此用来描述各种元素，但这些元素不应该受限于这些术语。这些术语仅用来将这些元素彼此区分开。例如，在不脱离本发明范围的前提下，第一种可以被称为第二种，并且类似地，第二种可以被称为第一种。因此，使用的术语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
31.另外，在各个附图中，结构相似的单元采用相同的附图标记来表示。当一个组件被描述为“连接至”另一组件时，二者可以理解为直接“连接”，或者一个组件通过一中间组件间接“连接至”另一个组件。
32.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。
33.如图1所示，本发明提供了一种阵列基板，包括：衬底110；位于衬底110上的薄膜晶体管(未在图中标序)，薄膜晶体管包括：位于衬底110上的半导体层120；位于半导体层120两侧的漏极130和源极140；位于半导体层120上的栅绝缘层150；位于栅绝缘层150上的栅极160，漏极130、栅极160以及漏极130和栅极160之间的膜层构成第一电容(未在图中标序)，源极140、栅极160以及源极140和栅极160之间的膜层构成第二电容(未在图中标序)；其中，薄膜晶体管为驱动薄膜晶体管，第一电容的电容值小于第二电容的电容值。
34.此外，需要说明的是，图1仅示出了与本发明实施例内容相关的结构，本发明的阵列基板可以进一步包括用于实现该阵列基板的完整功能的其它组件和/或结构。
35.具体地，衬底110可以为玻璃基板，也可以包括玻璃基板以及位于玻璃基板上的一层或多层的薄膜。其中，一层或多层的薄膜可以为导电薄膜和/或功能薄膜。此外，衬底110可以为柔性基板，一般情况下，柔性基板的材料可以包括pi(聚酰亚胺)。其中，薄膜晶体管包括：位于衬底110上的半导体层120；位于半导体层120两侧的漏极130和源极140；位于半导体层120上的栅绝缘层150；位于栅绝缘层150上的栅极160，漏极130、栅极160以及漏极130和栅极160之间的膜层构成第一电容，源极140、栅极160以及源极140和栅极160之间的膜层构成第二电容。其中，薄膜晶体管为驱动薄膜晶体管，第一电容的电容值小于第二电容的电容值，也即源极140侧的第一电容的电容值小于漏极130侧的第二电容的电容值。
36.具体地，传统面板的驱动tft构型为self aligning(自对准)gate transistor，在tft开启时，其存在源极140侧的电容cgs(源极140与栅极160，以及二者之间的其它膜层形成的电容)等于漏极130侧的电容cgd(漏极130与栅极160，以及二者之间的其它膜层形成的电容)。对于oled显示面板而言，减小驱动tft的cgd会减少其在oled发光前的couple阶段造成的电位损失，而增大cgs相当于增大储存电容，有利于抑制couple阶段因寄生电容而造成的电位损失，而电位损失越少越容易得到显示均匀性优异的面板。然而，目前设计的驱动tft沟道宽度都是相同的，即cgs＝cgd，影响面板的显示均匀性。
37.基于此，通过本发明实施例的显示面板，使得源极140侧对应的第二电容的电容值大于漏极130侧对应的第一电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
38.其中，薄膜晶体管，还包括：
39.半导体层120具有沟道区a1，沟道区a1连接漏极130与源极140；
40.其中，沟道区a1与漏极130连接的第一部分a11的截面面积，小于沟道区a1与源极140连接的第二部分a12的截面面积。
41.如图2所示，半导体层120具有沟道区a1，沟道区a1用于薄膜晶体管中载流子的运动，沟道区a1连接漏极130与源极140。其中，沟道区a1与漏极130连接的第一部分a11的截面面积，小于沟道区a1与源极140连接的第二部分a12的截面面积。根据查阅资料可知，电容的公式为，c＝εs/4πkd。其中，ε是一个常数，s为电容极板的正对面积(比如源极140与栅极160之间的正对面积，或者漏极130与栅极160之间的正对面积)，d为电容极板的距离(比如，源极140与栅极160之间的距离，或者漏极130与栅极160之间的距离)，k则是静电力常量。其中，沟道区a1与漏极130连接的第一部分a11的截面面积，小于沟道区a1与源极140连接的第二部分a12的截面面积。对应地，漏极130侧对应的第一电容的电容值，小于源极140侧对应的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
42.其中，第一部分a11的截面宽度w1小于第二部分a12的截面宽度w2。
43.具体地，如图2所示，沟道区a1与漏极130连接的第一部分a11的截面宽度w1，小于沟道区a1与源极140连接的第二部分a12的截面宽度w2，对应地，漏极130侧对应的第一电容的电容值小于源极140侧对应的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
44.其中，沟道区a1具有过渡部分，过渡部分位连接第一部分a11和第二部分a12，过渡部分的截面形状包括梯形或圆弧形。
45.具体地，如图3所示，沟道区a1还具有过渡部分a13，过渡部分连接第一部分a11和第二部分a12，通过过渡部分对第一部分a11和第二部分a12的截面面积的变化起过渡的作用。此外，需要说明的是，对于过渡部分的截面形状不作特别地限定，只要能起到连接第一部分a11和第二部分a12，以及对第一部分a11和第二部分a12的截面面积的变化起过渡的作用即可。比如，过渡部分的截面形成可以包括梯形或者圆弧形。
46.其中，栅绝缘层150包括第一子栅绝缘层151和第二子栅绝缘层152，第一子栅绝缘层151位于靠近漏极130的一侧，第二子栅绝缘层152位于靠近源极140的一侧，第一子栅绝缘层151的厚度大于第二子栅绝缘层152的厚度。
47.具体地，由于靠近漏极130一侧的第一子栅绝缘层151的厚度，大于靠近源极140一侧的第二子栅绝缘层152的厚度，也即，漏极130与栅极160之间的距离，大于源极140与栅极160之间的距离。而根据电容公式c＝εs/4πkd可知，漏极130侧的第一电容的电容值，小于源极140侧的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因
寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
48.基于上述本发明实施例描述的阵列基板，本发明实施例还提供了一种阵列基板的制作方法，如图4所示，包括：
49.s101步骤：提供衬底110；
50.s102步骤：在衬底110上形成半导体材料层，并对半导体材料层进行图案化和第一表面处理，以形成有源层；
51.s103步骤：对有源层的两侧的部分区域进行第二表面处理，以使有源层的两侧分别形成漏极130和源极140，有源层未进行第二表面处理的部分构成半导体层120；
52.s104步骤：在半导体层120上形成栅绝缘层150；
53.s105步骤：在栅绝缘层150上形成金属层(未在图中示出)，并对金属层进行图案化，以形成栅极160；其中，半导体层120具有沟道区a1，沟道区a1连接漏极130与源极140，沟道区a1的与漏极130连接的第一部分a11的截面面积，小于沟道区a1的与源极140连接的第二部分a12的截面面积。
54.图5显示s101步骤至s103步骤形成的结构，包括：衬底110、位于衬底110上的半导体层120、位于半导体层120两侧的源极140和漏极130。其中，形成图3所示的结构的工艺步骤可以是，在提供衬底110之后，可以在衬底110上形成半导体材料层，并对半导体材料层进行图案化和第一表面处理，以形成有源层。其中，第一表面处理可以是掺杂处理，以形成沟道区a1。在形成有源层之后，可以对有源层的两侧的部分区域进行第二表面处理，以使有源层的两侧分别形成源极140和漏极130，有源层未进行第二表面处理的部分构成半导体层120。其中，第二表面处理可以是导体化处理，有源层的两侧进行第二表面处理的部分区域分别形成漏极130和源极140，有源层未进行第二表面处理的另一部分区域形成半导体层120。
55.图1显示s104步骤至s105步骤形成的结构，包括：衬底110；位于衬底110上的半导体层120；位于半导体层120两侧的漏极130和源极140；位于半导体层120上的栅绝缘层150；位于栅绝缘层150上的栅极160，漏极130、栅极160以及漏极130和栅极160之间的膜层构成第一电容，源极140、栅极160以及源极140和栅极160之间的膜层构成第二电容。其中，栅绝缘层150包括第一子栅绝缘层151和第二子栅绝缘层152，第一子栅绝缘层151位于靠近漏极130的一侧，第二子栅绝缘层152位于靠近源极140的一侧，第一子栅绝缘层151的厚度大于第二子栅绝缘层152的厚度。由于靠近漏极130一侧的第一子栅绝缘层151的厚度，大于靠近源极140一侧的第二子栅绝缘层152的厚度，也即，漏极130与栅极160之间的距离，大于源极140与栅极160之间的距离。而根据电容公式c＝εs/4πkd可知，漏极130侧的第一电容的电容值，小于源极140侧的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
56.其中，有源层和半导体层120的材料可以包括ito(氧化铟锡)、izo(氧化铟锌)或igzo(铟镓锌氧化物)。其中，栅绝缘层150的材料可以为氧化物，比如氧化硅(siox)等。其中，金属层的材料可以包括mo(钼)、al(铝)、cu(铜)、ti(钛)中的任一种或多种。此外，金属层的材料还可以包括ito(氧化铟锡)、izo(氧化铟锌)或igzo(铟镓锌氧化物)。
57.其中，通过第一掩膜版对半导体材料层进行第一表面处理，以使沟道区a1的第一部分a11的截面宽度w1，小于形成的沟道区a1的第二部分a12的截面宽度w2。
58.具体地，可以通过第一掩膜版对半导体材料层进行第一表面处理，第一表面处理可以是掺杂处理，以使沟道区a1的第一部分a11的截面宽度w1，小于形成的沟道区a1的第二部分a12的截面宽度w2。其中，第一掩膜版具有第一开口，第一开口对应靠近漏极130一侧的部分宽度，小于第一开口对应于靠近源极140一侧的部分宽度。如图2所示，沟道区a1与漏极130连接的第一部分a11的截面宽度w1，小于沟道区a1与源极140连接的第二部分a12的截面宽度w2，对应地，漏极130侧对应的第一电容的电容值小于源极140侧对应的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
59.其中，s104步骤：在半导体层120上形成栅绝缘层150，具体包括：
60.通过第二掩膜版，在半导体层120上靠近漏极130的一侧形成第一栅绝缘材料层；
61.通过第三掩膜版，在半导体层120上形成第二栅绝缘材料层；
62.其中，在半导体层120上靠近漏极130的一侧，形成的第一栅绝缘材料层和第二栅绝缘材料层构成第一子栅绝缘层151，在半导体层120上靠近源极140的一侧，形成的第二栅绝缘材料层构成第二子栅绝缘层152。
63.具体地，可以采用两个掩膜版(mask，又称之为光罩)，以在半导体层120上不同的区域形成不同厚度的栅绝缘层150。比如，在半导体层120上形成不同厚度的栅绝缘层150的步骤可以是，通过第二掩膜版，在半导体层120上靠近漏极130的一侧形成第一栅绝缘材料层；通过第三掩膜版，在半导体层120上形成第二栅绝缘材料层；其中，在半导体层120上靠近漏极130的一侧，形成的第一栅绝缘材料层和第二栅绝缘材料层构成第一子栅绝缘层151，在半导体层120上靠近源极140的一侧，形成的第二栅绝缘材料层构成第二子栅绝缘层152。
64.具体地，由于靠近漏极130一侧的第一子栅绝缘层151的厚度，大于靠近源极140一侧的第二子栅绝缘层152的厚度，也即，漏极130与栅极160之间的距离，大于源极140与栅极160之间的距离。而根据电容公式c＝εs/4πkd可知，漏极130侧的第一电容的电容值，小于源极140侧的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
65.其中，s104步骤：在半导体层120上形成栅绝缘层150，具体包括：
66.通过半色调掩膜版，在半导体层120上形成栅绝缘层150；
67.其中，栅绝缘层150包括第一子栅绝缘层151和第二子栅绝缘层152，第一子栅绝缘层151位于靠近漏极130的一侧，第二子栅绝缘层152位于靠近源极140的一侧，第一子栅绝缘层151的厚度大于第二子栅绝缘层152的厚度。
68.具体地，可以通过半色调掩膜版(half tone)，采用half tone工艺，在半导体层120上形成厚度不同的光刻胶层(未在图中示出)，从而实现在半导体层120上形成栅绝缘层150。其中，栅绝缘层150包括第一子栅绝缘层151和第二子栅绝缘层152，第一子栅绝缘层151位于靠近漏极130的一侧，第二子栅绝缘层152位于靠近源极140的一侧，第一子栅绝缘层151的厚度大于第二子栅绝缘层152的厚度。由于靠近漏极130一侧的第一子栅绝缘层151
的厚度，大于靠近源极140一侧的第二子栅绝缘层152的厚度，对应地，漏极130侧的第一电容的电容值，小于源极140侧的第二电容的电容值，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
69.此外，可以通过lift off工艺实现同层不同厚度的方案，比如，通过掩膜版(mask，又称之为光罩)仅在靠近漏极130侧的半导体层120上沉积形成第一栅绝缘材料层，然后，取出掩膜版，在整个半导体层120上沉积形成第二栅绝缘材料层。可以通过遮挡不需要成膜的区域，即可实现shadow mask，从而形成同层不同厚度。
70.应当理解的是，本发明实施例的阵列基板的具体结构和制作工艺，可参考上述阵列基板的制作方法的实施例，此处不再赘述。此外，需要说明的是，形成本发明实施例的制作方法的限定条件，同样也可以应用于本发明实施例的结构中。
71.基于上述本发明实施例描述的阵列基板及其制作方法，本发明还提供了一种显示面板，显示面板包括如上述任一项的阵列基板，薄膜晶体管的数量为多个，多个薄膜晶体管呈阵列分布。
72.具体地，对于显示面板不作特别地限定，显示面板可以是oled面板。此外，显示面板还可以是mini led面板或者micro led面板。通过采用包括本发明实施例任一项的阵列基板的显示面板，在驱动薄膜晶体管开启时，能抑制面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
73.根据以上所述，本发明提供了一种阵列基板、其制作方法及显示面板，阵列基板，包括：衬底；位于衬底上的薄膜晶体管，薄膜晶体管包括：位于衬底上的半导体层；位于半导体层两侧的漏极和源极；位于半导体层上的栅绝缘层；位于栅绝缘层上的栅极，漏极、栅极以及漏极和栅极之间的膜层构成第一电容，源极、栅极以及源极和栅极之间的膜层构成第二电容；其中，薄膜晶体管为驱动薄膜晶体管，第一电容的电容值小于第二电容的电容值。通过使得源极侧对应的第二电容的电容值大于漏极侧对应的第一电容的电容值，在驱动薄膜晶体管开启时，能抑制显示面板发光前的耦合阶段因寄生电容而造成的电位损失，从而保证最终面板各位置的发光器件强度趋近于相同，提高面板的显示均匀性。
74.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。