半导体装置的测试方法以及半导体模块的制造方法与流程

1.本发明涉及一种半导体装置的测试方法以及制造方法。


背景技术：

2.以往，已知容纳有igbt(insulated gate bipolar transistor：绝缘栅双极型晶体管)等半导体装置的半导体模块(例如参照专利文献1)。
3.现有技术文献
4.专利文献
5.专利文献1：日本特开2021-16246号公报


技术实现要素：

6.技术问题
7.期待能够降低在半导体模块的状态下检测出的不良比例。
8.技术方案
9.为了解决上述课题，在本发明的第一方式中，提供一种测试半导体装置的测试方法。半导体装置可以设置有：包括主晶体管部和主二极管部的主元件部；以及电流检测用的感测晶体管部。测试方法可以包括在处于芯片或晶片状态的半导体装置中，使感测晶体管部进行二极管的工作的元件工作步骤。测试方法可以包括对表示进行二极管的工作的感测晶体管部的主端子间的电压与在主端子流通的电流之间的关系的电压-电流特性进行测定的元件测定步骤。测试方法可以包括基于电压-电流特性判断半导体装置是否不良的元件判断步骤。
10.也可以是，在元件测定步骤中，在使主元件部的主端子的至少一个开放的状态下，测定电压-电流特性。
11.也可以是，在元件工作步骤中，在所述感测晶体管部中流通小于主元件部的额定电流的第一测试电流。
12.也可以是，在元件判断步骤，对电压-电流特性和参照特性进行比较来判断半导体装置是否不良。也可以是，在元件判断步骤中，基于半导体装置的结构，校正电压-电流特性以及参照特性中的至少一方。
13.测试方法可以包括：在组装有半导体装置的半导体模块中，在主元件部的主端子与感测晶体管部的主端子之间连接有电流测定用电阻的状态下使电流在主元件部中流通的情况下，取得电流测定用电阻的下降电压的模块特性取得步骤。测试方法可以包括取得下降电压与电压-电流特性之间的相互关系的相互关系取得步骤。在元件判断步骤，可以对电压-电流特性与根据相互关系确定的参照特性进行比较，来判断半导体装置是否不良。
14.测试方法可以包括：在组装有在元件判断步骤中判断为良品的半导体装置的半导体模块中，在主元件部的主端子与感测晶体管部的主端子之间连接有电流测定用电阻的状态下，在主元件部中流通第二测试电流的模块工作步骤。测试方法可以包括对在主元件部
中流通第二测试电流的情况下的电流测定用电阻的下降电压进行测定的模块测定步骤。测试方法可以包括基于下降电压判断半导体模块是否不良的模块判断步骤。
15.也可以是，在元件工作步骤中，将在感测晶体管部的主端子间施加的电压设定为4v以上且6v以下。
16.在本发明的第二方式中提供一种制造组装有半导体装置的半导体模块的制造方法。制造方法可以包括通过第一方式所涉及的测试方法对半导体装置进行测试的元件测试步骤。制造方法可以包括使用在元件测试步骤中判断为良品的半导体装置制造半导体模块的模块制造步骤。
17.需要说明的是，上述的发明内容并未列举本发明的全部特征。此外，这些特征组的子组合也能够成为发明。
附图说明
18.图1是说明测试对象的半导体装置100的概要的立体剖视图。
19.图2是说明组装有半导体装置100的半导体模块200的概要的电路图。
20.图3是表示对多个半导体模块200测定了下降电压ves的结果的图。
21.图4是说明本发明的一个实施方式的、半导体装置100的测试方法的图。
22.图5是说明元件工作步骤s402以及元件测定步骤s404的一例的图。
23.图6是表示多个半导体装置100中的感测晶体管部110的电压-电流特性的测定例的图。
24.图7是说明半导体模块200的制造方法的概要的图。
25.图8是表示元件测试的其他例子的图。
26.图9是说明在模块测试步骤s710中进行的测试项目的一例的图。
27.符号说明
28.10：半导体基板
29.11：阱区
30.12：发射区
31.14：基区
32.15：接触区
33.18：漂移区
34.21：上表面
35.22：集电区
36.23：下表面
37.30：虚设沟槽部
38.40：栅极沟槽部
39.70：主晶体管部
40.80：主二极管部
41.82：阴极区
42.91、92：电流路径
43.93：缺陷
44.100：半导体装置
45.110：感测晶体管部
46.120：边界部
47.130：分离部
48.150：主元件部
49.200：半导体模块
50.210：电阻
具体实施方式
51.以下，通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书所涉及的发明。此外，实施方式中说明的全部的特征组合未必是发明的技术方案所必须的。
52.本说明书中，将与半导体基板(或半导体装置)的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向或安装半导体装置时的方向。
53.本说明书中在称为“相同”或“相等”的情况下，也可以包括具有因制造偏差等引起的误差的情况。该误差是例如10％以内。
54.图1是说明测试对象的半导体装置100的概要的立体剖视图。在图1中示出了半导体装置100的局部的立体剖视图。半导体装置100是在半导体基板10形成有晶体管等半导体元件的装置。半导体基板10是由硅等半导体材料形成的基板。半导体装置100可以是形成有多个芯片的晶片的状态，也可以是从晶片切割出的芯片的状态。半导体装置100具备设置在半导体基板10的上表面21以及下表面23的绝缘膜以及电极等，但是在图1中省略了半导体基板10以外的结构。图1中将在与半导体基板10的上表面21平行的面内正交的两个轴作为x轴以及y轴。此外将与上表面21垂直的轴作为z轴。在本说明书中，有时将z轴的方向称为深度方向。
55.本例的半导体装置100具备主元件部150以及感测晶体管部110。主元件部150包括主晶体管部70以及主二极管部80。主晶体管部70例如包括igbt元件，但是也可以包括其他的晶体管。主二极管部80包括与主晶体管部70反向并联设置的续流二极管。本例的半导体装置100是所谓的逆导igbt(rc-igbt)。
56.感测晶体管部110是为了检测在主元件部150中流通的电流而设置。感测晶体管部110具有与主晶体管部70相同的结构，并被输入与主晶体管部70相同的控制信号(例如栅极电压)。然而xy面中感测晶体管部110所占的面积小于主晶体管部70所占的面积。感测晶体管部110的面积可以是主晶体管部70的面积的1％以下，也可以是主晶体管部70的面积的0.1％以下。在感测晶体管部110中流通的电流的大小成为在主晶体管部70中流通的电流的大小乘以与上述的面积比对应的值而得的大小。因此，通过测定在感测晶体管部110中流通的电流，能够推断在主晶体管部70中流通的电流的大小。
57.本例的半导体装置100还具备边界部120以及分离部130。边界部120在xy面中设置在主晶体管部70、主二极管部80以及感测晶体管部110的端部。此外，分离部130在xy面中配置在感测晶体管部110与主元件部150之间。
58.半导体基板10具有n-型的漂移区18。漂移区18分别设置在主元件部150、感测晶体管部110、分离部130以及边界部120。
59.在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40以及一个以上的虚设沟槽部30。本说明书中，有时将栅极沟槽部40以及虚设沟槽部30称为沟槽部。在沟槽部的内部，设置有多晶硅等导电部件以及将导电部件与半导体基板10绝缘的绝缘膜。栅极沟槽部40与配置在半导体基板10的上表面21的上方的栅电极电连接。栅极沟槽部40被施加栅极电压而作为栅电极发挥功能。对于虚设沟槽部30未施加有栅极电压，不作为栅电极发挥功能。可以将后述的发射电极连接到虚设沟槽部30。各个沟槽部在深度方向上从半导体基板10的上表面21设置到漂移区18。
60.多个沟槽部沿着预定的排列方向，以预定的间隔进行配置。在图1的例子中，沿着与x轴平行的方向，排列多个沟槽部。此外，沟槽部在半导体基板10的上表面21，沿预定的方向延伸。在图1的例子中，沟槽部沿与y轴平行的方向延伸。
61.主晶体管部70以及主二极管部80分别具有多个沟槽部。在本例的主晶体管部70，沿着排列方向交替地设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。然而，主晶体管部70中的沟槽部的排列不限定于此。在本例的主二极管部80，沿着排列方向设置有多个虚设沟槽部30。在本例的主二极管部80未设置有栅极沟槽部40。
62.在排列方向上各沟槽部之间设置有台面部。本例的台面部在半导体基板10的上表面，沿着沟槽在y轴方向上延伸而设置。在主晶体管部70的台面部，从半导体基板10的上表面21侧依次设置有n+型的发射区12以及p型的基区14。发射区12的掺杂浓度高于漂移区18的掺杂浓度。在基区14的下方设置有漂移区18。
63.发射区12在半导体基板10的上表面21露出，并且，被设置成在xy面中与沟槽部接触。基区14设置在发射区12的下方，并且，被设置成在xy面中与沟槽部接触。发射区12以及基区14与设置在半导体基板10的上表面21的上方的发射电极电连接。基区14可以经由设置在半导体基板10的上表面21的p+型的接触区15与发射电极连接。接触区15的掺杂浓度高于基区14的掺杂浓度。在半导体基板10的上表面21，可以沿着y轴方向交替地配置发射区12和接触区15。
64.在主二极管部80的台面部，与半导体基板10的上表面21接触地设置有p型的基区14。在基区14的下方设置有漂移区18。
65.各沟槽部从半导体基板10的上表面21起贯通基区14而到达漂移区18。在设置有发射区12的区域中，各沟槽部可以还贯通发射区12。如果预定的栅极电压施加到栅极沟槽部40，则基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反型层所形成的沟道。通过该沟道，在发射区12和漂移区18之间流通电流。
66.在主晶体管部70中，在与半导体基板10的下表面23接触的区域设置p+型的集电区22。集电区22的掺杂浓度高于基区14的掺杂浓度。
67.在主二极管部80中，在与半导体基板10的下表面23接触的区域设置n+型的阴极区82。阴极区82的掺杂浓度高于漂移区18的掺杂浓度。集电区22以及阴极区82与设置在半导体基板10的下表面23的集电电极连接。上述的栅电极、发射电极以及集电电极可以通过铝等金属材料形成。
68.感测晶体管部110具有与主晶体管部70相同的结构。然而，在感测晶体管部110也
可以不设置虚设沟槽部30。此外，在感测晶体管部110的上方，代替发射电极而设置感测电极。感测电极具有与发射电极相同的功能以及结构，并且，被设置成与发射电极分离。
69.在边界部120，设置一个以上的沟槽部。设置在边界部120的沟槽部可以是虚设沟槽部30，也可以是栅极沟槽部40，还可以是虚设沟槽部30以及栅极沟槽部40这两者。在本例的边界部120的台面部，设置接触区15和基区14。接触区15在上表面21露出。基区14设置在接触区15与漂移区18之间。在边界部120，可以设置与半导体基板10的下表面23接触的集电区22。
70.在分离部130设置p+型的阱区11。阱区11的掺杂浓度高于基区14的掺杂浓度。此外，阱区11从半导体基板10的上表面21起设置至比沟槽部更深的位置。在分离部130，可以设置在xy面内被阱区11所夹的基区14。通过设置分离部130，从而抑制载流子在感测晶体管部110与主元件部150之间的移动。
71.图2是说明组装有半导体装置100的半导体模块200的概要的电路图。半导体模块200可以具有容纳半导体装置100的树脂壳体。在树脂壳体可以容纳与半导体装置100连接的布线图案、端子以及电气元件。
72.如在图1中说明的那样，半导体装置100具备主晶体管部70、主二极管部80以及感测晶体管部110。主晶体管部70以及主二极管部80反向并联地连接。即，主晶体管部70的发射极与主二极管部80的阳极连接，主晶体管部70的集电极与主二极管部80的阴极连接。图2中用端子e表示半导体装置100的发射电极，用端子c表示集电电极，用端子g表示栅电极，用端子s表示感测电极。
73.本例的半导体模块200具有与端子c连接的端子p、与端子e连接的端子n、以及与端子g连接的端子ct。此外，半导体模块200具有将这些端子连接的布线。此外，本例的半导体模块200具有电流检测用的电阻210。电阻210连接在端子n与端子s之间。通过测定电阻210的下降电压ves，从而能够检测在感测晶体管部110中流通的电流的大小。电阻210的电阻值是例如100ω以上。
74.作为半导体模块200的测试，可以考虑检测使主元件部150进行二极管的工作时的下降电压ves的项目。主元件部150的二极管的工作是指，将主晶体管部70以及感测晶体管部110设为关断状态，并对主二极管部80沿正向流通预定的电流。在本例的测试中使第二测试电流i2在主二极管部80中流通。第二测试电流i2是例如二极管的工作时的半导体装置100的额定电流。
75.由于将感测晶体管部110控制为关断状态，因此在感测晶体管部110中的发射区12与集电区22之间不流通电流。如图1的电流路径91所示，感测晶体管部110中的基区14与主二极管部80的阴极区82因二极管的工作而能够流通电流，但是由于电流路径91非常长，因此该电流基本不流通。因此，基本不产生下降电压ves。
76.另一方面，若在感测晶体管部110的附近的集电区22形成n型的缺陷93(参照图1)，则感测晶体管部110中的基区14与缺陷93进行二极管的工作而流通电流。感测晶体管部110的基区14与缺陷93之间的电流路径92比电流路径91短。因此，电流路径92中的电流变得较大，下降电压ves变大。缺陷93可以是错误地注入了n型的施主的区域，也可以是因集电区22缺损而残留有漂移区18的部分。缺陷93也可以是因其他的原因，而在与感测晶体管部110的基区14之间流通电流的部分。
77.图3是表示对多个半导体模块200测定了下降电压ves的结果的图。图3中的横轴表示半导体模块200的批次，纵轴表示下降电压ves。
78.在半导体模块200的测试中，存在如下情况，即，在使主元件部150进行二极管的工作时的下降电压ves超过了预定的基准值vref的情况下，将半导体模块200判断为不良品而筛选出来。但是，如果在半导体模块200的状态下筛选出不良品，则至此为止的制造成本就浪费了。因此，期待能够在组装到半导体模块200之前，筛选出具有如缺陷93那样的部分的半导体装置100。
79.图4是说明本发明的一个实施方式的、半导体装置100的测试方法的图。本说明书中，有时将半导体装置100的测试称为元件测试或元件测试步骤。本例的测试方法具备元件工作步骤s402、元件测定步骤s404以及元件判断步骤s406。
80.图5是说明元件工作步骤s402以及元件测定步骤s404的一例的图。在本例的元件工作步骤s402，在处于芯片或晶片状态的半导体装置100中，使感测晶体管部110进行二极管的工作。芯片状态是指，从形成有多个半导体装置100的半导体晶片切割出半导体装置100而单片化了的芯片的状态，并且是未组装到半导体模块200的状态。此外，晶片状态是指，设置在半导体晶片的半导体装置100未被从半导体晶片切割出的状态。在半导体晶片形成有多个半导体装置100。在芯片状态以及晶片状态中的任一状态下，各自的半导体装置100都具有图1中说明的结构。在半导体装置100设置有发射电极、集电电极、栅电极以及感测电极等各电极。
81.此外，使感测晶体管部110进行二极管的工作是指，施加将感测晶体管部110控制为关断状态的栅极电压，使预定的电流从感测电极(端子s)向集电电极(端子c)流通。在图5的例子中，使第一测试电流i1在感测晶体管部110流通。
82.如图1所示，如果使不存在缺陷93的半导体装置100的感测晶体管部110进行二极管的工作，则电流沿着电流路径91流通。另一方面，如果使存在缺陷93的半导体装置100的感测晶体管部110进行二极管的工作，则电流沿着电流路径92流通。电流路径的长度根据缺陷93的有无以及缺陷93的位置而变化，因此感测晶体管部110的二极管特性也变动。因此，通过测定感测晶体管部110的二极管特性，从而与测定半导体模块200中的下降电压ves同样地，能够实施判别缺陷93的有无等的测试。二极管特性是表示例如感测晶体管部110的主端子间的电压(vsc)与在主端子流通的电流(i1)之间的关系的电压-电流特性。感测晶体管部110的主端子是感测电极(端子s)以及集电电极(端子c)。
83.在元件测定步骤s404中，测定该电压-电流特性。在元件测定步骤s404中，可以测定针对一个电压(vsc)的电流(i1)，也可以测定针对多个电压(vsc)中的各个电压的电流(i1)。
84.在元件工作步骤s402中，优选为，在使主元件部150的主端子的至少一个开放的状态下，测定感测晶体管部110的电压-电流特性。本例中，使e端子(发射电极)成为开放状态。由此，能够不使主元件部150工作而精度良好地测定感测晶体管部110的电压-电流特性。
85.图6是表示多个半导体装置100中的感测晶体管部110的电压-电流特性的测定例的图。如上所述，感测晶体管部110的电压-电流特性根据缺陷93的有无以及缺陷93的位置等而变化。
86.在元件判断步骤s406，基于感测晶体管部110的电压-电流特性，判断半导体装置
100是否不良。在元件判断步骤s406，可以通过对预先设定的参照特性与测定到的电压-电流特性进行比较，而判断半导体装置100是否不良。
87.例如在元件判断步骤s406，基于在感测晶体管部110的主端子间施加有预定的测试电压vt时的第一测试电流i1，判断各个半导体装置100是否不良。测试电压vt以及第一测试电流i1的组合相当于电压-电流特性。在元件判断步骤s406，在施加了测试电压vt时的第一测试电流i1超过了预定的阈值电流it的情况下，可以将半导体装置100判断为不良。阈值电流it相当于上述的参照特性。
88.阈值电流it优选设定为能够区分在使用了下降电压ves的测试中判断为不良品的半导体装置100的电压-电流特性(ves：ng)与在使用了下降电压ves的测试中判断为良品的半导体装置100的电压-电流特性(ves：ok)。
89.使用下降电压ves的测试中判断为不良品的半导体装置100与判断为良品的半导体装置100相比，第一测试电流i1容易流通。因此，与良品的感测晶体管部110的电压-电流特性相比，不良品的感测晶体管部110的电压-电流特性向上侧(电流变大的方向)移动。因此，通过适当地设定阈值电流it，从而与使用了下降电压ves的测试同样地，能够检测出根据缺陷93的有无以及位置等的不良。
90.此外，阈值电流it可以设定为与应在半导体模块200的测试中使用的基准值vref对应的值。基准值vref可以是对半导体模块200所要求的规格值。若减小阈值电流it，则在使用了电压-电流特性的测试中判断为不良品的比例变高。同样，若减小基准值vref，则在使用了下降电压ves的测试中判断为不良品的比例变高。可以以使比较了下降电压ves和基准值vref的测试中的不良品的比例与在使用了电压-电流特性的测试中判断为不良品的比例一致的方式设定阈值电流it。基准值vref与阈值电流it之间的关系优选通过实验或模拟等而预先取得。
91.如图1至图6中说明的那样，通过使用感测晶体管部110的电压-电流特性对芯片或晶片状态的半导体装置100进行测试，能够在芯片或晶片状态下预先筛选半导体装置100。因此能够降低半导体模块200的不良品率，能够降低制造成本。此外，通过使用了感测晶体管部110的电压-电流特性的测试，能够代替使用了半导体模块200的下降电压ves的测试。使用了半导体模块200的下降电压ves的测试可以实施，也可以省略。
92.需要说明的是，第一测试电流i1可以小于主元件部150的额定电流。主元件部150的额定电流可以是使主元件部150进行二极管的工作时的额定电流。即使是小于主元件部150的额定电流的第一测试电流i1，也能够测定感测晶体管部110的电压-电流特性。在元件工作步骤s402以及元件测定步骤s404中，可以考虑使测试用的探针直接与半导体装置100的c端子以及s端子接触，而施加电压以及电流。本例中使用较小的第一测试电流i1，因此即使半导体装置100的端子与测试用的探针之间的接触电阻高，也容易向半导体装置100供给电流。第一测试电流i1可以是主元件部150的额定电流的一半以下，也可以是主元件部150的额定电流的1/10以下。第一测试电流i1可以是第二测试电流i2的一半以下，也可以是第二测试电流i2的1/10以下。
93.图7是说明半导体模块200的制造方法的概要的图。本例的制造方法具备元件形成步骤s702、切割步骤s704、芯片测试步骤s706、模块制造步骤s708以及模块测试步骤s710。
94.在元件形成步骤s702中，在晶片状态的半导体基板形成多个半导体装置100。在元
件形成步骤s702中，也可以对晶片状态的半导体装置100进行测试。在元件形成步骤s702中，可以进行图4至图6中说明的元件测试，也可以进行其他测试。
95.在切割步骤s704中，从晶片切割出多个半导体装置100并进行单片化(芯片化)。在切割步骤s704中，可以进行对晶片粘贴带等的处理。此外，在切割步骤s704中，可以对在晶片状态下的测试中判断为不良品的半导体装置100进行分类。
96.在芯片测试步骤s706，对芯片状态的半导体装置100进行测试。在芯片测试步骤s706，可以进行图4至图6中说明的元件测试，也可以进行其他测试。其中，在元件形成步骤s702以及芯片测试步骤s706中的至少一方进行图4至图6中说明的元件测试。在芯片测试步骤s706，也可以包括半导体装置100的外观测试。
97.在模块制造步骤s708，使用在到芯片测试步骤s706为止的各测试中判断为良品的半导体装置100来制造半导体模块200。半导体模块200可以具备：一个以上的半导体装置100；与半导体装置100连接的布线、端子以及电气元件等；以及容纳半导体装置100、布线、端子、电气元件等的树脂壳体。
98.在模块测试步骤s710，对半导体模块200进行测试。在模块测试步骤s710，可以进行图2以及图3中说明的测试，也可以进行其他测试。在模块测试步骤s710中判断为良品的半导体模块200可以出货。
99.本例中，在元件形成步骤s702以及芯片测试步骤s706中的至少一方，进行图4至图6中说明的元件测试。因此，能够降低在模块测试步骤s710中成为不良品的半导体模块200的比例，并降低制造成本。此外，在模块测试步骤s710中也能够省略在图2以及图3说明的测试。
100.图8是表示元件测试的其他例子的图。相对于图4中说明的例子，本例的元件测试还具备模块特性取得步骤s802以及相互关系取得步骤s804。可以在相互关系取得步骤s804之后，进行图4中说明的元件工作步骤s402以后的处理。
101.在模块特性取得步骤s802，取得将半导体装置100组装到半导体模块200的情况下的、与图2中说明的下降电压ves相关的信息。即，测定在主元件部150的主端子(本例中为端子e)与感测晶体管部110的主端子(本例中为端子s)之间连接有电流测定用的电阻210的状态下，使测试电流i2在主元件部150中流通的情况下的下降电压ves。在模块特性取得步骤s802，可以将具有与测试对象的半导体装置100相同的结构的参照用的半导体装置组装到具有与半导体模块200相同的结构的参照用的半导体模块，而测定下降电压ves。在模块特性取得步骤s802，可以对多个参照用半导体装置分别测定下降电压ves。在模块特性取得步骤s802，可以对形成有缺陷93的参照用半导体装置和未形成缺陷93的参照用半导体装置分别测定下降电压ves。
102.在相互关系取得步骤s804，取得下降电压ves与感测晶体管部110的电压-电流特性之间的相互关系。在相互关系取得步骤s804，可以预先测定在模块特性取得步骤s802使用的参照用的半导体装置的电压-电流特性，而取得与在模块特性取得步骤s802测定的下降电压ves之间的相互关系。
103.例如在相互关系取得步骤s804，如图6所示，可以对下降电压ves满足预定的基准值(ves：ok)的参照用的半导体装置的电压-电流特性和下降电压ves不满足预定的基准值(ves：ng)的参照用的半导体装置的电压-电流特性进行分类。
104.在元件工作步骤s402以后，与在图4中说明的例子相同，对测试对象的半导体装置100进行测试。其中，在元件判断步骤s406，基于在相互关系取得步骤s804中取得的相互关系，判断半导体装置100是否不良。如上所述在元件判断步骤s406，对感测晶体管部110的电压-电流特性和预定的参照特性(例如图6中的阈值电流it)进行比较而判断半导体装置100是否不良。在本例的元件判断步骤s406，根据上述的相互关系而设定阈值电流it。在元件判断步骤s406，如图6所示，以能够区分下降电压ves满足预定的基准值(ves：ok)的电压-电流特性和下降电压ves不满足预定的基准值(ves：ng)的电压-电流特性的方式，设定阈值电流it。即，阈值电流it的大小大于良品(ves：ok)的电压-电流特性中的针对测试电压vt的电流，小于不良品(ves：ng)的电压-电流特性中的针对测试电压vt的电流。由此，能够通过使用了电压电流特性的测试得到与使用了下降电压ves的测试相同的结果。
105.在图4至图8中说明的元件工作步骤s402以及元件测定步骤s404中，在感测晶体管部110的主端子间施加的测试电压vt可以是4v以上且6v以下。如图6所示，测试电压vt越大，良品(ves：ok)的电压-电流特性与不良品(ves：ng)的电压-电流特性的电流值的偏离变大。因此，通过增大测试电压vt，从而变得容易设定用于判断是否不良的阈值电流it，此外，是否不良的判断精度提高。测试电压vt可以是4v以上，也可以是4.5v以上。另一方面，如果测试电压vt以及第一测试电流i1变大，则半导体装置100的端子与测试用探针的接触部分的发热变大。测试电压vt可以是6v以下，也可以是5.5v以下。
106.此外，在元件判断步骤s406中，可以根据半导体装置100的结构，来校正感测晶体管部110的电压-电流特性以及参照特性(例如阈值电流it)中的至少一方。作为一例，在元件判断步骤s406中，可以对半导体装置100的每个批次校正阈值电流it。图6所示的电压-电流特性根据表示半导体装置100的结构的结构参数而变动。结构参数是例如半导体基板10的厚度、基区14、漂移区18等各区域的掺杂浓度等。结构参数可以是对感测晶体管部110进行二极管的工作时的电流路径的电阻值带来影响的参数。如果电流路径的电阻值变动，则电压-电流特性变动。
107.在元件判断步骤s406中，可以取得半导体装置100的各批次的结构参数的值。该值可以是批次内的平均值。在元件判断步骤s406，可以基于该批次的结构参数的值，校正对于属于该批次的半导体装置100的阈值电流it。结构参数的值和应使用的阈值电流it的值之间的关系可以预先实验性地取得，也可以通过模拟等取得。此外，代替校正阈值电流it，而校正电压-电流特性也可以取得相同的效果。
108.图9是说明在模块测试步骤s710中进行的测试项目的一例的图。在本例的模块测试步骤s710，进行在图2以及图3中说明的测试。本例的模块测试步骤s710具备模块工作步骤s902、模块测定步骤s904以及模块判断步骤s906。
109.在模块工作步骤s902，使组装有在元件判断步骤s406中判断为良品的半导体装置100的半导体模块200如图2中说明的那样工作。即，在模块工作步骤s902，在主元件部150的主端子(本例中为端子e)与感测晶体管部110的主端子(本例中为端子s)之间连接有电流测定用的电阻210的状态下，使第二测试电流i2在主元件部150中流通。如图2中说明的那样，在模块工作步骤s902以及模块测定步骤s904，主晶体管部70以及感测晶体管部110被控制为关断状态。此外，第二测试电流i2是相对于主二极管部80为正向的电流。
110.在模块测定步骤s904，对使第二测试电流i2在主元件部150中流通的情况下的电
阻210的下降电压ves进行测定。半导体模块200可以具有用于测定电阻210的两端间的电压的端子。
111.在模块判断步骤s906，基于下降电压ves判断半导体模块200是否不良。在模块判断步骤s906，如图3中说明的那样，可以基于下降电压ves是否超过预定的基准值vref，判断半导体模块200是否不良。在模块判断步骤s906中判断为良品的半导体模块200可以出货。如图1至图8中说明的那样，通过对晶片状态或芯片状态的半导体装置100进行使用了感测晶体管部110的电压-电流特性的测试，从而能够预先实施与使用了半导体模块200中的下降电压ves的测试等同的测试。因此，能够降低在模块判断步骤s906中判断为不良的半导体模块200的比例，并能够降低制造成本。
112.在图4或图8中说明的元件测试中，可以并列地对多个半导体装置100进行测试。例如可以使测定用的探针分别与晶片状态的多个半导体装置100接触，而进行元件测试。元件测试中使用较小的第一测试电流i1，因此比较容易并列地对多个半导体装置100进行测试。
113.以上，使用实施方式对本发明进行了说明，但是本发明的技术范围不限定于上述实施方式所记载的范围。本领域技术人员显然知晓能够对上述实施方式实施各种变更或改进。根据权利要求书的记载，显然实施了这样的变更或改进的方式也能够包含于本发明的技术范围内。