中间结构、封装结构及中间结构的制造方法与流程

1.本公开实施例涉及半导体制造技术领域，特别涉及一种中间结构、封装结构及中间结构的制造方法。


背景技术：

2.随着半导体集成电路制造技术的不断发展，半导体器件的性能不断提升的同时也伴随着半导体器件尺寸的微缩以提高电子组件的集成密度，这允许在尽可能小的区域内，实现尽可能多的电子组件集成以提高半导体器件的性能。
3.其中，电容是集成电路中的重要组成单元之一，利用其电荷储存功能，广泛应用于存储器、微波、射频、智能卡、高压以及滤波等芯片中。例如，在封装结构中设置沟槽电容，例如深沟槽电容(dtc，deep trench capacitor)，深沟槽电容可以作为去耦电容，具有旁路掉器件的高频噪声的作用。随着半导体器件尺寸的减小以及对半导体器件性能要求的提高，对电容的电容量的要求也随之提高。
4.因此，如何获取电容量较大的电容则是本领域技术人员亟需解决的重要问题。


技术实现要素：

5.本公开实施例提供一种中间结构、封装结构及中间结构的制造方法，至少可以获得电容量较大的电容。
6.根据本公开一些实施例，本公开实施例一方面提供一种中间结构，包括：中介层，所述中介层具有相对的第一表面和第二表面；导电过孔，位于所述中介层内且贯穿所述中介层；沟槽电容，位于所述中介层内并贯穿所述中介层，所述沟槽电容包括：导电柱，所述导电柱自所述第一表面向所述第二表面延伸；至少两个相间隔的电极层，每一所述电极层均环绕所述导电柱；电介质层，所述电介质层电隔离所述导电柱与所述电极层以及相间隔的所述电极层。
7.在一些实施例中，还包括：重布线层，所述重布线层位于所述中介层的第二表面，所述重布线层电连接一所述电极层与所述导电过孔。
8.在一些实施例中，所述第二表面露出至少一个所述电极层，且所述重布线层与露出的所述电极层相接触。
9.在一些实施例中，至少部分的所述电极层还位于所述导电柱朝向所述第二表面的底部，且所述第二表面露出位于所述导电柱朝向所述第二表面的底部的所述电极层，其中，所述重布线层电连接处于所述导电柱朝向所述第二表面的最外侧的所述电极层。
10.在一些实施例中，多个所述电极层包括：第一电极层以及第二电极层，所述第一电极层以及所述第二电极层均环绕所述导电柱，且所述第一电极层位于所述第二电极层与所述导电柱之间；其中，部分所述第一电极层还位于所述导电柱朝向所述第二表面的底部，且所述第二表面露出位于所述导电柱朝向所述第二表面的底部的所述第一电极层，所述第二电极层与所述导电柱电连接。
11.在一些实施例中，还包括：导电层，位于所述第一表面，且与所述第二电极层电连接。
12.在一些实施例中，多个所述电极层包括：第一电极层、第二电极层以及第三电极层，所述第一电极层、所述第二电极层以及所述第三电极层均环绕所述导电柱，且所述第一电极层位于所述第二电极层与所述导电柱之间，所述第二电极层位于所述第三电极层与所述导电柱之间，所述第一电极层与所述第三电极层电连接；其中，部分所述第二电极层还位于所述导电柱朝向所述第二表面的底部，且所述第二表面露出位于所述导电柱朝向所述第二表面的底部的所述第二电极层。
13.在一些实施例中，部分所述第一电极层还位于所述导电柱朝向所述第二表面的底部。
14.在一些实施例中，导电层，位于所述第一表面，且与所述第一电极层电连接。
15.在一些实施例中，所述导电过孔的材料与所述导电柱的材料相同。
16.在一些实施例中，所述中介层包括硅中介层。
17.在一些实施例中，所述电介质层包括：第一介质层，所述第一介质层位于处于所述导电柱最外侧的所述电极层与所述中介层之间；第二介质层，所述第二介质层位于相邻的所述电极层之间。
18.根据本公开一些实施例，本公开实施例另一方面还提供一种中间结构的制造方法，包括：提供初始中介层，所述初始中介层具有相对的正面和背面；形成导电过孔，所述导电过孔位于所述初始中介层内且贯穿所述初始中介层；形成沟槽电容，所述沟槽电容位于所述初始中介层内并贯穿所述初始中介层，所述沟槽电容包括：导电柱，所述导电柱自所述正面向所述背面延伸；至少两个相间隔的电极层，每一所述电极层均环绕所述导电柱；电介质层，所述电介质层电隔离所述导电柱与所述电极层以及相间隔的所述电极层；在形成所述沟槽电容之后，剩余所述初始中介层作为中介层，且所述中介层具有相对的第一表面和第二表面。
19.在一些实施例中，还包括：形成重布线层，所述重布线层位于所述中介层的第二表面，所述重布线层电连接一所述电极层与所述导电过孔。
20.根据本公开一些实施例，本公开实施例又一方面还提供一种封装结构，包括：基板；根据上述任一项所述的中间结构，所述中间结构位于所述基板上，且所述中间结构内还具有贯穿所述中介层的导电插塞；半导体器件，所述半导体器件位于所述中间结构上，且所述半导体器件经由所述导电插塞与所述基板电连接。
21.本公开实施例提供的技术方案至少具有以下优点：
22.通过在中介层设置导电过孔，导电过孔位于中介层内且贯穿中介层；在中介层设置沟槽电容，沟槽电容位于中介层内并贯穿中介层，其中，中介层具有相对的第一表面和第二表面，沟槽电容包括：导电柱，导电柱自第一表面向第二表面延伸；至少两个相间隔的电极层，每一电极层均环绕导电柱；电介质层，电介质层电隔离导电柱与电极层以及相间隔的电极层。如此，沟槽电容能够极大限度地增加有效电极层面积从而增大电容量。
23.另外，在中介层的第二表面还设置有重布线层，重布线层电连接一电极层与导电过孔，从而导电过孔与所连接的一电极层等电位，即导电过孔作为电极层存在，沟槽电容与导电过孔相连接的一电极层多了一个电极层面积，以使沟槽电容可以取到更大的有效电极
层面积，从而进一步增大了沟槽电容的电容量。
附图说明
24.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1为本公开一实施例提供的一种中间结构的结构示意图；
26.图2为本公开一实施例提供的另一种中间结构的结构示意图；
27.图3至图6为本公开另一实施例提供的一种中间结构的制造方法各步骤对应的结构示意图；
28.图7为本公开又一实施例提供的一种封装结构的结构示意图。
具体实施方式
29.由背景技术可知，随着半导体器件尺寸的微缩及半导体性能的提高，对作为半导体集成电路重要组成的电容的电容量要求也随之提高。
30.本公开实施提供一种中间结构，包括：中介层，中介层具有相对的第一表面和第二表面；导电过孔，位于中介层内且贯穿中介层；沟槽电容，位于中介层内并贯穿中介层，沟槽电容包括：导电柱，导电柱自第一表面向第二表面延伸；至少两个相间隔的电极层，每一电极层均环绕导电柱；电介质层，电介质层电隔离导电柱与电极层以及相间隔的电极层。如此设置，本公开实施例能够最大限度地利用中介层的空间以增加沟槽电容的电极层表面积，从而增加沟槽电容的有效电容量。
31.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
32.图1为本公开一实施例提供的一种中间结构的结构示意图，图2为本公开一实施例提供的另一种中间结构的结构示意图。
33.参考图1，本公开实施例提供的一种中间结构100，包括：中介层(interposer)11，中介层11具有相对的第一表面11a和第二表面11b；导电过孔12，位于中介层11内且贯穿中介层11；沟槽电容101，位于中介层11内并贯穿中介层11，沟槽电容101包括：导电柱13，导电柱13自第一表面11a向第二表面11b延伸；至少两个相间隔的电极层14，每一电极层14均环绕导电柱13；电介质层15，电介质层15电隔离导电柱13与电极层14以及相间隔的电极层14。由于沟槽电容101贯穿中介层11，沟槽电容101的深度得以增加，进而提高了沟槽电容101的电容量。在一些实施例中，沟槽电容101的深度可以大于或等于100微米，例如，沟槽电容101的深度可以为100微米、105微米或者110微米。
34.中介层11的材料可以为硅、锗、锗硅以及碳化硅等材料。在一些实施例中，中介层11可以为硅中介层(silicon interposer)。
35.电极层14的材料可以为掺杂的硅、多晶硅(olysilicon)、铜、钨、铝、或铜合金(copper alloy)、钛、氮化钛(titanium nitride)、钽、氮化钽(tantalum nitride)、或其组合等，且可以使用镀覆(plating)、物理气相沉积(physical vapor deposition，pvd)、原子层沉积或者化学气相沉积等来形成。在一些实施例中，电介质层15的材料可以为氧化铝(aluminum oxide)、氧化锆(zirconium oxide)等。
36.导电过孔12采用的工艺为硅通孔(tsv，through silicon via)技术，硅通孔技术是一种高密度封装技术，硅通孔技术通过铜、多晶硅以及钨等导电材料的填充实现垂直电气互连。在一些实施例中，导电过孔12的材料可以为铜。
37.为电连接导电过孔12与沟槽电容101，在一些实施例中，中间结构100还包括：重布线层16，重布线层16位于中介层11的第二表面11b，重布线层16电连接一电极层14与导电过孔12，以使导电过孔12与电连接的电极层14等电位并成为电连接的电极层14的又一个电极层14，增大电极层14面积从而扩大沟槽电容101的电容量。其中，在一些实施例中，第二表面11b可以露出至少一个电极层14，且重布线层16与露出的电极层14相接触。例如，第二表面11b可以露出一个电极层14，该电极层14可以为不包括最外层电极层14的其他电极层14中的任一个；在另一些实施例中，第二表面11b还可以露出两个及以上的电极层14，露出的电极层14可以为不包括最外层电极层14的任意两个及以上电极层14。在一些实施例中，重布线层16可以为一整层，并接触第二表面11b包括导电过孔12底部和露出的电极层14。在一些实施例中，重布线层16可以包括两个部分，分别与导电过孔12的底部、露出的电极层14接触。
38.在一些实施例中，至少部分的电极层14还可以位于导电柱13朝向第二表面11b的底部，且第二表面11b露出位于导电柱13朝向第二表面11b的底部的电极层14，其中，重布线层16电连接处于导电柱13朝向第二表面11b的最外侧的电极层14。
39.参考图1，在一些具体例子中，多个电极层14包括：第一电极层14a以及第二电极层14b，第一电极层14a以及第二电极层14b均环绕导电柱13，且第一电极层14a位于第二电极层14b与导电柱13之间；其中，部分第一电极层14a还位于导电柱13朝向第二表面11b的底部，且第二表面11a露出位于导电柱13朝向第二表面11b的底部的第一电极层14a，第二电极层14b与导电柱13电连接，因而第一电极层14a分别与第二电极层14b、导电柱13构成电容时，电容的一个电极层14可取到第二电极层14b相对的内表面积和外表面积，且第一电极层14a露出第二表面11b的部分通过重布线层16与导电过孔12电连接，第一电极层14a与导电过孔12等电位，导电过孔12作为电极层14的加入，增大了第一电极层14a分别与第二电极层14b、导电柱13构成电容时，双侧电容的有效电极层14面积，如此，可获取更大的沟槽电容101电容量。
40.在一些实施例中，中间结构100还可以包括：导电层17，位于第一表面11a，且与第二电极层14b电连接。
41.在一些实施例中，中介层11的第一表面11a具有保护层19，中介层11的第二表面11b具有钝化层20。保护层19以及钝化层20具有与中介层11部分表面正对的开口。保护层19以及钝化层20可以对中介层11的部分表面起到保护作用，保护层19避免了在形成导电过孔12和沟槽电容101所处腔室时处理到保护层19正下方的中介层11，钝化层20避免了在形成重布线层16时处理到钝化层20正上方的中介层11。
42.导电层17可以包括导电材料。导电材料可以为铝、钨、铜或者银等。在一些实施例中，可以使用例如物理气相沉积、原子层沉积、电化学镀覆(electro-chemical plating)、无电式镀覆(electroless plating)、其组合等，以在第一表面11a之上形成导电材料。随后，对导电材料进行图案化，以形成导电层17。在一些实施例中，可以使用合适的微影和蚀刻方法来图案化导电材料。
43.电介质层15包括：第一介质层15a，第一介质层15a位于处于导电柱13最外侧的电极层14与中介层11之间；第二介质层15b，第二介质层15b位于相邻的电极层14之间。
44.在一些实施例中，还包括：第一绝缘层18，第一绝缘层18位于导电过孔12与中介层11之间，且第一绝缘层18的材料与第一介质层15a的材料相同。第一绝缘层18的材料与第一介质层15a的材料可以为氧化硅(silicon oxide)、硅氧氮化物(siliconoxynitride，sion)或者硅碳氧氮化物(silicon carboxynitride，sicon)等。
45.参考图2，在一些实施例中，多个电极层14也可以包括：第一电极层14a、第二电极层14b以及第三电极层14c，第一电极层14a、第二电极层14b以及第三电极层14c均环绕导电柱13，且第一电极层14a位于第二电极层14b与导电柱13之间，第二电极层14b位于第三电极层14c与导电柱13之间，第一电极层14a与第三电极层14c电连接；其中，部分第二电极层14b还位于导电柱13朝向第二表面11b的底部，且第二表面11b露出位于导电柱13朝向第二表面11b的底部的第二电极层14b。在一些实施例中，部分第一电极层14a还位于导电柱13朝向第二表面11b的底部。如此设置，第二电极层14b分别与第一电极层14a、第三电极层14c构成电容，而第三电极层14c与第一电极层14a电连接，即第二电极层14b与第一电极层14a、第三电极层14c构成的电容中，电容的一个电极层14可取到第二电极层14b相对的内表面积和外表面积，而第二电极层14b与导电过孔12电连接，即导电过孔12与第二电极层14b等电位，导电过孔12作为电极层14的加入进一步增加了第二电极层14b与第一电极层14a、第三电极层14c构成的电容的有效电极层14面积进而扩大沟槽电容101的电容量。
46.继续参考图2，在一些实施例中，导电层17,位于第一表面11a，且与第一电极层14a电连接。
47.在一些实施例中，导电过孔12的材料与导电柱13的材料相同。在一些实施例中，导电过孔12的材料为铜，相应的，导电柱13的材料为铜。
48.在一些实施例中，电介质层15可以包括：第一介质层15a，第一介质层15a位于处于导电柱13最外侧的电极层14与中介层100之间；第二介质层15b，第二介质层15b位于相邻的电极层15之间。
49.本公开实施例提供的一种中间结构100，通过设置贯穿中介层11的沟槽电容101，尽可能地利用中介层11的空间增大沟槽电容101的电极层14面积从而扩大沟槽电容101的电容量，另外，还设置有贯穿中介层11的导电过孔12，沟槽电容101的一电极层14通过重布线层16与导电过孔12电连接，以使该电极层14与导电过孔12等电位，从而导电过孔12作为该电极层14的又一电极层14存在，增大了以该电极层14作为电极时电容的有效电极层14面积。其中，沟槽电容101设置于中介层11，作为去耦电容，具有旁路掉相关电路中的高频噪声的作用，如此设置，沟槽电容101以及导电过孔12，沟槽电容101存储的电容量更大，对相关电路的去耦效果更好。
50.本公开实施例另一方面还提供一种中间结构的制造方法，采用此方法可形成前述
实施例提供的中间结构。以下将结合附图对本公开实施例提供的中间结构的形成方法进行详细说明，需要说明的是，与前述实施例相同或相应的部分，可参考前述实施例的描述，以下将不做赘述。图3至图6为本公开另一实施例提供的一种中间结构的制造方法各步骤对应的结构示意图。
51.参考图3，提供初始中介层20，初始中介层20具有相对的正面20a和背面20b。
52.在一些实施例中，初始中介层20的正面20a还可以形成有保护层27，保护层27的材料为绝缘材料，例如可以为氧化硅、氮化硅或者氮氧化硅等。
53.后续的工艺步骤包括：形成导电过孔，导电过孔位于初始中介层20内且贯穿初始中介层20；形成沟槽电容，沟槽电容位于初始中介层20内并贯穿初始中介层20，沟槽电容包括：导电柱，导电柱自正面向背面延伸；至少两个相间隔的电极层，每一电极层均环绕导电柱；电介质层，电介质层电隔离导电柱与电极层以及相间隔的电极层；在形成沟槽电容之后，剩余初始中介层20作为中介层，且中介层具有相对的第一表面和第二表面。
54.以下将结合图3至图6对导电过孔以及沟槽电容的一种形成方法进行详细说明。
55.参考图3，在初始中介层20内形成第一凹槽201和第二凹槽202。
56.在一些实施例中，可以使用合适的光刻工艺和蚀刻工艺来图案化所述初始中介层20以形成第一凹槽201和第二凹槽202。可以利用同一道刻蚀工艺，形成第一凹槽201和第二凹槽202，相应的，第一凹槽201的深度与第二凹槽202的深度相同。
57.参考图4，在第一凹槽201底部和侧壁形成第一绝缘层21；在第二凹槽202底部和侧壁形成第一介质层22a。
58.第一绝缘层21用于隔离后续形成的导电过孔与中介层，第一介质层22a用于隔离后续形成的电极层与中介层。
59.在一些实施例中，第一绝缘层21和第一介质层22a均可以使用原子层沉积(atomic layer deposition，ald)、化学气相沉积(chemical vapor deposition，cvd)、或其组合等来形成。在一些例子中，可以利用同一沉积工艺步骤，同时形成第一绝缘层21和第一介质层22a。
60.参考图5，在第一凹槽201(参考图4)内和第二凹槽202(参考图4)内分别形成导电过孔203和沟槽电容204。
61.在第一凹槽201内填充导电材料，形成导电过孔203。
62.在一些实施例中，在第二凹槽202底部和内壁上依次形成第二电极层23b、第二介质层22b、第一电极层23a、第三介质层22c以及导电柱24。可以理解的是，图5所示的实施例中以沟槽电容204的电极包括两个电极层23以及一个导电柱24作为示例，在其他实施例中，沟槽电容204也可以包括两个以上的电极层23以及一个导电柱24，只需要相邻层的电极层23之间形成电介质层22即可。
63.另外，在一些例子中，可以去除位于第二凹槽202底部以及部分内壁上的第二电极层23b，且保留位于第二凹槽202底部上的第一电极层23a，相应的，第一电极层23a与第二凹槽202底部相接触。在另一些例子中，也可以保留位于第二凹槽202底部上的第二电极层23b。
64.在一些实施例中，在第一凹槽201内填充导电材料形成导电过孔203的同时，在第二凹槽202内形成导电柱24。其中，第一凹槽201内填充的导电材料可以为铜，相应的，导电
柱24可以为铜柱。
65.参考图6，在一些实施例中，还可以形成重布线层26，重布线层26位于中介层11的第二表面11b，重布线层26电连接一电极层23与导电过孔203。
66.在形成重布线层26之前，自初始中介层20的底面20b至正面20a采用蚀刻工艺减薄初始中介层20至露出导电过孔203和沟槽电容204。减薄后的初始中介层20作为中介层11。
67.重布线层26可以电连接导电过孔203和沟槽电容204。具体地，图6所示的实施例中以沟槽电容204的电极包括两个电极层23以及一个导电柱24作为示例，重布线层26可以电连接导电过孔203与第一电极层23b，在另一些实施例中，沟槽电容204也可以包括两个以上的电极层23以及一个导电柱24，重布线层26电连接露出第二表面11b最外侧的电极层23。
68.在形成重布线层26之前，还可以在中介层11的背面11b形成钝化层28。
69.根据本公开一些实施例，本公开实施例还提供一种封装结构，该封装结构可以包括上述实施例提供的中间结构。以下将结合附图对本公开实施例提供的封装结构进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细描述，以下将不做赘述。图7为本公开实施例提供的封装结构的结构示意图。
70.参考图7，封装结构300包括：基板301；中间结构302，该中间结构302位于基板301上并可以由前述实施例提供的中间结构302的制造方法形成，且中间结构302内还具有贯穿中介层31的导电插塞，其中，中间结构302还包括：中介层31，中介层31具有相对的第一表面31a和第二表面31b；导电过孔(未图示)，位于中介层31内且贯穿中介层31；沟槽电容(未图示)，位于中介层31内并贯穿中介层31，沟槽电容包括：导电柱(未图示)，导电柱自第一表面31a向第二表面31b延伸；至少两个相间隔的电极层(未图示)，每一电极层均环绕导电柱；电介质层(未图示)，电介质层电隔离导电柱与电极层以及相间隔的电极层；半导体器件，半导体器件位于中间结构302上，且半导体器件经由导电插塞303与基板301电连接。
71.具体地说，基板301与中间结构302通过设置有凸点304，通过凸点304以键合基板301与中间结构302，其中，凸点304可以为c4凸点，导电插塞303与凸点304接触以使基板301与导电插塞303电连接。可以理解的是，导电插塞303也可以不贯穿中间结构302，导电插塞303可以具有导线305，导电插塞303通过导线305与凸点304接触以电连接基板301与导电插塞303。
72.封装结构300可以为动态随机存取存储器(dram，dynamic random access memory)装置，相应的，半导体器件可以包括依次垂直堆叠的基础芯片306和多个hbm(high bandwidth memory，高带宽存储器)dram芯片307。其中，中间结构302与基础芯片306、基础芯片306与相邻的hbm dram芯片307以及相邻的hbm dram芯片307之间通过微凸点(μbump)308键合，基础芯片306以及hbm dram芯片307内均设置有导电插塞309，导电插塞309贯穿基础芯片306以及hbm dram芯片307以电连接相邻的器件层以及器件层与基板301。可以理解的是，导电插塞309也可以不贯穿基础芯片306以及hbm dram芯片307，导电插塞309可以具有导线310，导电插塞309通过导线310接触微凸点308以电连接相邻的器件层以及器件层与基板301。
73.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公
开的保护范围应当以权利要求限定的范围为准。