可兼容芯片的三维集成系统及其制作方法与流程

1.本发明涉及半导体技术领域，特别是涉及一种可兼容芯片的三维集成系统及其制作方法。


背景技术：

2.光电子探测器、图像传感器等光电类电子元器件由于外围驱动复杂、集成化低等缺点，在机载、航天等领域的大规模推广应用受到限制。可以说，光电类电子元器件或者其它电子元器件的三维集成(3d集成)是实现芯片级高集成化的发展趋势。为实现不同结构、不同类型芯片的三维集成，顶层整体架构设计十分关键，架构的合理与否，直接决定了三维集成方向、路线的正确与否，以及三维集成芯片的性能优劣。
3.而目前的多个功能芯片的三维集成技术方案至少存在如下缺陷：一是以cmos工艺为载体的单片式三维集成，各个功能芯片不是独立的，功能芯片的性能无法达到最优，且集成的功能芯片的类型受一定限制，不同工艺套路的制作的不同功能芯片间无法相互集成；二是以硅通孔(tsv)技术为载体实现不同结构、类型芯片的三维集成或三维堆叠，需要基于多个不同功能芯片之间的堆叠连接进行硅通孔的多次刻蚀沉积，制造过程相对复杂，技术难度高，成品率低。
4.因此，目前亟需一种能兼容多种不同工艺类型芯片、制造过程简单且成品率高的三维集成架构技术方案。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多个功能芯片的三维集成架构技术方案，以解决上述技术问题。
6.为实现上述目的及其他相关目的，本发明提供的技术方案如下。
7.一种可兼容芯片的三维集成系统，至少包括：
8.第一芯片，具有相对设置的正面和背面，其正面包括第一区域及第二区域，所述第二区域环绕所述第一区域设置，所述第一区域上设置有第一功能芯片，所述第二区域上设置有m个第一焊盘，所述第一功能芯片具有n个焊盘，所述第一功能芯片的n个焊盘与n个所述第一焊盘一一对应电气连接，且所述第一功能芯片的k个焊盘需要与第二功能芯片互联；
9.第二芯片，具有相对设置的正面和背面，其正面包括第三区域及第四区域，所述第四区域环绕所述第三区域设置，所述第三区域上设置有第所述二功能芯片，所述第四区域上设置有m个第二焊盘，所述第二功能芯片具有p个焊盘，所述第二功能芯片的p个焊盘与p个所述第二焊盘一一对应电气连接，且所述第二功能芯片的k个焊盘需要与所述第一功能芯片互联；
10.其中，通过m个所述第一焊盘与m个所述第二焊盘的一一对应键合，以使所述第一芯片与所述第二芯片对齐并键合，且所述第一功能芯片的k个焊盘与所述第二功能芯片的k个焊盘一一对应电气连接；
11.m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
12.可选地，m个所述第一焊盘环绕所述第一功能芯片设置，m个所述第二焊盘环绕所述第二功能芯片设置，所述第二区域上的m个所述第一焊盘与所述第四区域上的m个所述第二焊盘一一对齐设置。
13.可选地，所述第一芯片的背面上设置有m个通孔，m个所述通孔一一对应暴露出m个所述第一焊盘。
14.一种可兼容芯片的三维集成系统，至少包括：
15.第一芯片，具有相对设置的正面和背面，其正面包括第一区域、第二区域及第三区域，所述第二区域环绕所述第一区域设置，所述第三区域环绕所述第二区域设置，所述第一区域上设置有第一功能芯片，所述第二区域上设置有p个第一焊盘，所述第三区域上设置有m个第二焊盘，所述第一功能芯片具有n个焊盘，所述第一功能芯片的n个焊盘与n个所述第二焊盘一一对应电气连接，p个所述第一焊盘与p个所述第二焊盘一一对应电气连接，且所述第一功能芯片的k个焊盘需要与第二功能芯片互联；
16.所述第二功能芯片，其具有相对设置的正面和背面，且其正面电引出p个焊盘，且所述第二功能芯片的k个焊盘需要与所述第一功能芯片互联；
17.其中，通过所述第二功能芯片的p个焊盘与p个所述第一焊盘的一一对应连接，以使所述第二功能芯片设置在所述第一芯片的第二区域上，且所述第一功能芯片的k个焊盘与所述第二功能芯片的k个焊盘一一对应电气连接；
18.m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
19.可选地，m个所述第二焊盘环绕所述第一功能芯片及p个所述第一焊盘设置，所述第二区域上的p个所述第一焊盘与所述第二功能芯片的p个所述第二焊盘一一对齐设置。
20.可选地，所述第一芯片的背面上设置有m个通孔，m个所述通孔一一对应暴露出m个所述第二焊盘。
21.一种可兼容芯片的三维集成系统的制作方法，包括：
22.获取第一功能芯片的版图布局设计和第二功能芯片的版图布局设计；
23.根据所述第一功能芯片的版图布局设计和所述第二功能芯片的版图布局设计，确定所述第一功能芯片的焊盘个数n、所述第二功能芯片的焊盘个数p以及所述第一功能芯片与所述第二功能芯片间需要电气连接的焊盘个数k；
24.对所述第一功能芯片的版图布局设计进行扩展，在所述第一功能芯片的外围环绕设置m个第一焊盘，且其中n个所述第一焊盘与所述第一功能芯片的n个焊盘一一对应电气连接，得到第一芯片的版图布局设计；
25.对所述第二功能芯片的版图布局设计进行扩展，在所述第二功能芯片的外围环绕设置m个第二焊盘，且其中p个所述第二焊盘与所述第二功能芯片的p个焊盘一一对应电气连接，得到第二芯片的版图布局设计；
26.参考所述第一芯片的版图布局设计，制作所述第一芯片；
27.参考所述第二芯片的版图布局设计，制作所述第二芯片；
28.通过m个所述第一焊盘与m个所述第二焊盘的一一对应键合，将所述第一芯片与所
述第二芯片对齐并键合，且所述第一功能芯片的k个焊盘与所述第二功能芯片的k个焊盘一一对应电气连接；
29.其中，m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
30.可选地，所述第一芯片具有相对设置的正面和背面，所述第一芯片的正面上形成有所述第一功能芯片及m个所述第一焊盘，所述可兼容芯片的三维集成系统的制作方法还包括：
31.对所述第一芯片的背面进行减薄处理；
32.对所述第一芯片的背面进行刻蚀，在所述第一芯片的背面上形成m个通孔，m个所述通孔一一对应暴露出m个所述第一焊盘；
33.依次进行划片、封装及测试，得到所述三维集成系统。
34.一种可兼容芯片的三维集成系统的制作方法，包括：
35.获取第一功能芯片的版图布局设计和第二功能芯片的版图布局设计；
36.根据所述第一功能芯片的版图布局设计和所述第二功能芯片的版图布局设计，确定所述第一功能芯片的焊盘个数n、所述第二功能芯片的焊盘个数p以及所述第一功能芯片与所述第二功能芯片间需要电气连接的焊盘个数k；
37.对所述第一功能芯片的版图布局设计进行扩展，在所述第一功能芯片之外设计芯片连接区，所述芯片连接区上设置有p个第一焊盘，环绕所述第一功能芯片及p个所述第一焊盘设置m个第二焊盘，所述第一功能芯片具有n个焊盘，所述第一功能芯片的n个焊盘与n个所述第二焊盘一一对应电气连接，p个所述第一焊盘与p个所述第二焊盘一一对应电气连接，得到第一芯片的版图布局设计；
38.参考所述第一芯片的版图布局设计，制作所述第一芯片；
39.参考所述第二功能芯片的版图布局设计，制作所述第二功能芯片，所述第二功能芯片的正面电引出p个焊盘；
40.通过所述第二功能芯片的p个焊盘与p个所述第一焊盘的一一对应连接将所述第二功能芯片设置在所述第一芯片的芯片连接区上，且所述第一功能芯片的k个焊盘与所述第二功能芯片的k个焊盘一一对应电气连接；
41.其中，m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
42.可选地，所述第一芯片具有相对设置的正面和背面，所述第一芯片的正面上形成有所述第一功能芯片、p个所述第一焊盘及m个所述第二焊盘，所述可兼容芯片的三维集成系统的制作方法还包括：
43.对所述第一芯片的背面进行减薄处理；
44.对所述第一芯片的背面进行刻蚀，在所述第一芯片的背面上形成m个通孔，m个所述通孔一一对应暴露出m个所述第二焊盘；
45.依次进行划片、封装及测试，得到所述三维集成系统。
46.可选地，所述第一芯片具有相对设置的正面和背面，所述第一芯片的正面上形成有所述第一功能芯片、p个所述第一焊盘及m个所述第二焊盘，所述可兼容芯片的三维集成系统的制作方法还包括：
47.对所述第一芯片的背面进行减薄处理；
48.对所述第一芯片的背面进行刻蚀，在所述第一芯片的背面上形成m个通孔，m个所述通孔一一对应暴露出m个所述第二焊盘；
49.依次进行划片、封装及测试，得到所述三维集成系统。
50.如上所述，本发明提供的可兼容芯片的三维集成系统及其制作方法，至少具有以下有益效果：
51.至少对一个功能芯片进行了扩展，形成了囊括功能芯片及外围焊盘的扩展芯片，且功能芯片的焊盘被电引出到外围焊盘，基于两个扩展芯片对应外围焊盘的一一对准键合，可快速有效地实现两个扩展芯片之间的键合，简单高效地完成了两个扩展芯片内部功能芯片之间的三维堆叠集成和电气连接，或者基于一个功能芯片与一个扩展芯片之间的对齐连接，可快速有效地实现一个功能芯片与一个扩展芯片之间的集成连接，简单高效地完成了一个功能芯片与一个扩展芯片内部功能芯片之间的三维堆叠集成和电气连接，基于外围扩展的焊盘实现两个独立芯片的堆叠连接，每个独立芯片内部涉及的功能芯片可采用各自独立工艺体系、独立制造，其类型不受限制，各个功能芯片可独立工作、确保性能最佳，该三维集成系统对集成的功能芯片的工艺兼容性高；同时，基于外围扩展的焊盘实现芯片之间的三维堆叠集成和电气连接，相比于复杂的硅通孔集成互连技术，制造过程相对简单，技术难度低，成品率高。
附图说明
52.图1-图3显示为本发明一可选实施例中可兼容芯片的三维集成系统的结构示意图。
53.图4-图6显示为本发明另一可选实施例中可兼容芯片的三维集成系统的结构示意图。
54.图7显示为本发明一可选实施例中可兼容芯片的三维集成系统的制作方法的步骤示意图。
55.图8-图14显示为本发明一可选实施例中可兼容芯片的三维集成系统的制作方法的工艺流程图。
56.图15-图19显示为本发明另一可选实施例中可兼容芯片的三维集成系统的制作方法的工艺流程图。
具体实施方式
57.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
58.请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以
配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
59.如前述在背景技术中所提及的，发明人研究发现，目前的多功能芯片的三维集成技术方案一般有以下两种技术方案：一是以cmos工艺为载体的单片式三维集成方案，在单片式三维集成方案中，基于cmos工艺的统一限制，集成的功能芯片的类型收到限制，只能是基于cmos工艺的功能芯片，无法兼容其他工艺制造的功能芯片，且各个功能芯片不是相互独立的，单个功能芯片的性能无法达到最优；二是以硅通孔技术为载体的三维集成方案，虽然其可以实现不同结构、不同工艺类型的多个功能芯片之间的三维集成，但是其需要基于多个不同功能芯片之间的堆叠连接多次实施硅通孔工艺，制造过程相对复杂，技术难度高，成品率低。
60.基于此，本发明提出一种可兼容不同工艺类型芯片、不同功能模块芯片的三维集成技术方案：针对需要集成的两个功能芯片，至少对一个功能芯片进行扩展，在功能芯片的外围设置焊盘，再基于功能芯片外围扩展的焊盘实现两个独立芯片的集成连接，使得每个独立芯片内部涉及的功能芯片不受限制，可采用各自独立工艺体系制造，各个功能芯片可独立工作，以提高集成的功能芯片的工艺兼容性；同时，基于功能芯片外围扩展的焊盘，实现芯片之间的三维集成和电气连接，以简化集成工艺过程，降低工艺技术难度，提高成品率。
61.首先，如图1-图3所示，本发明的一可选实施例中，提供一种可兼容芯片的三维集成系统，其至少包括：
62.第一芯片1，具有相对设置的正面和背面，其正面包括第一区域a及第二区域b，第二区域b环绕第一区域a设置，第一区域a上设置有第一功能芯片10，第二区域b上设置有m个第一焊盘11，第一功能芯片10具有n个焊盘101，第一功能芯片10的n个焊盘101与n个第一焊盘11通过布线层12一一对应电气连接，且第一功能芯片10的k个焊盘101需要与第二功能芯片20互联；
63.第二芯片2，具有相对设置的正面和背面，其正面包括第三区域c及第四区域d，第四区域d环绕第三区域c设置，第三区域c上设置有第二功能芯片20，第四区域d上设置有m个第二焊盘21，第二功能芯片20具有p个焊盘201，第二功能芯片20的p个焊盘201与p个第二焊盘21通过布线层22一一对应电气连接，且第二功能芯片20的k个焊盘201需要与第一功能芯片10互联；
64.其中，通过m个第一焊盘11与m个第二焊盘21的一一对应键合，通过晶圆级或管芯级三维集成方式键合，以使第一芯片1与第二芯片2对齐并键合，且第一功能芯片10的k个焊盘101(作为输入输出接口)与第二功能芯片20的k个焊盘201(作为输入输出接口)一一对应电气连接；m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
65.详细地，图1所示的第一功能芯片10具有18个焊盘101，图2所示的第二功能芯片20具有18个焊盘201，图1所示的第二区域b上设置有32个第一焊盘11，图2所示的第二区域d上设置有32个第二焊盘21，第一功能芯片10与第二功能芯片20之间需要电气连接的焊盘个数
为4，即在图1-图3所示的实施例中，m的取值为32，n的取值为18，p的取值为18，k的取值为4。可以理解的是，m、n、p、k的取值不局限于此，只要m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k，m的取值比n+p略小，需扣除第一功能芯片10与第二功能芯片20之间要电气连接的焊盘数目k。
66.详细地，如图1-图3所示，m个第一焊盘11环绕第一功能芯片10设置，m个第二焊盘21环绕第二功能芯片20设置，便于后续第一芯片1与第二芯片2键合连接时的分散支撑连接；第一芯片1的尺寸与第二芯片2的尺寸一样，第二区域b上的m个第一焊盘11与第四区域d上的m个第二焊盘21一一对齐设置，便于后续第一芯片1与第二芯片2键合连接时的快速对齐。
67.此外，第一芯片1的背面进行了减薄处理，且第一芯片1的背面上设置有m个通孔(图中未示出)，m个通孔一一对应暴露出m个第一焊盘11，便于该三维集成系统中各个功能芯片的电引出和后续封装。可以理解的是，m个通孔也可以设置在第二芯片2的背面，第二芯片2背面上的m个通孔一一对应暴露出m个第二焊盘21，在此不再赘述。
68.更详细地，在图1-图3所示的实施例中，第一芯片1基于第一功能芯片10扩展形成，第二芯片2基于第二功能芯片20扩展形成，第一功能芯片10与第二功能芯片20的尺寸规格不一致，对应焊盘的分布差异较大，同时对第一功能芯片10和第二功能芯片20进行扩展，得到尺寸规格完全一样的第一芯片1和第二芯片2，第一功能芯片10的所有焊盘101被电引出到第一焊盘11，第二功能芯片20的所有焊盘201被电引出到第二焊盘21，且第一芯片1上的第一焊盘11的数量与第二芯片2上的第二焊盘21的数量一样，第一芯片1上的第一焊盘11的分布位置与第二芯片2上的第二焊盘21的分布位置一样，基于此，可快速实现第一芯片1与第二芯片2之间的对齐连接，完成第一功能芯片10与第二功能芯片20之间的三维集成与电气连接。
69.其中，第一功能芯片10与第二功能芯片20可以是同一类型的功能芯片，如同为串并联设置的光电探测器，也可以是不同类型的功能芯片，如一个为光电探测器，另一个为驱动控制电路，第一功能芯片10与第二功能芯片20之间存在电气连接关系，构成系统级集成功能模块，而第一功能芯片10与第二功能芯片20的具体芯片类型不作限制。
70.需要说明的是，在图1-图3所示的实施例中，对第一功能芯片10与第二功能芯片20分别进行了扩展，工艺相对还是比较复杂，为进一步降低工艺实施难度，还可以只对其中一个功能芯片进行扩展。
71.因此，在本发明的另一可选实施例中，提供一种可兼容芯片的三维集成系统，如图4-图6所示，其至少包括：
72.第一芯片1'，具有相对设置的正面和背面，其正面包括第一区域a1、第二区域b1及第三区域c1，第二区域b1环绕第一区域a1设置，第三区域c1环绕第二区域b1设置，第一区域a1上设置有第一功能芯片10'，第二区域b1上设置有p个第一焊盘11'，第三区域c1上设置有m个第二焊盘12'，第一功能芯片10'具有n个焊盘101'，第一功能芯片10'的n个焊盘101'通过布线层13'与n个第二焊盘12'一一对应电气连接，p个第一焊盘11'通过布线层14'与p个第二焊盘12'一一对应电气连接，且第一功能芯片10'的k个焊盘101'需要与第二功能芯片20'互联；第二功能芯片20'，其具有相对设置的正面和背面，且其正面电引出p个焊盘201'，且第二功能芯片20'的k个焊盘201'需要与第一功能芯片10'互联；
73.其中，通过第二功能芯片20'的p个焊盘201'与p个第一11'的一一对应连接，以使第二功能芯片20'设置在第一芯片1'的第二区域b1上，且第一功能芯片10'的k个焊盘101'与第二功能芯片20'的k个焊盘201'一一对应电气连接；m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
74.详细地，图4所示的第一功能芯片10'具有10个焊盘101'，图5所示的第二功能芯片20'具有8个焊盘201'，图4所示的第二区域b1上设置有8个第一焊盘11'，图4所示的第三区域c1上设置有16个第二焊盘12'，第一功能芯片10'与第二功能芯片20'之间需要电气连接的焊盘个数为2，即在图4-图6所示的实施例中，m的取值为16，n的取值为10，p的取值为8，k的取值为2。可以理解的是，m、n、p、k的取值不局限于此，只要m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k，m的取值比n+p略小，需扣除第一功能芯片10'与第二功能芯片20'之间要电气连接的焊盘数目。
75.详细地，如图4-图6所示，m个第二焊盘12'环绕第一功能芯片10'及p个第一焊盘11'设置，便于第一功能芯片10'的焊盘及第二功能芯片20'的焊盘分散电引出；第二功能芯片20'的尺寸与第二区域b1的尺寸一样，第二区域b1上的p个第一焊盘11'与第二功能芯片20'的p个第二焊盘12'一一对齐设置，便于后续第一芯片1'与第二功能芯片20'集成连接时的快速对齐。
76.此外，第一芯片1'的背面进行了减薄处理，且第一芯片1'的背面上设置有m个通孔(图中未示出)，m个通孔一一对应暴露出m个第二焊盘12'，便于该三维集成系统中各个功能芯片的电引出和后续封装。
77.可以理解的是，与上述实施例类似，还可以在扩展形成的第一芯片1'上集成更多的功能芯片，只需要在第一芯片1'上预留功能芯片设置区域及对应的电气连接焊盘，详情可参考上述实施例，在此不再赘述。
78.其次，与图1-图3所示的实施例相对应，本发明还提供一种可兼容芯片的三维集成系统的制作方法，如图7所示，其包括步骤：
79.s1、获取第一功能芯片的版图布局设计和第二功能芯片的版图布局设计；
80.s2、根据第一功能芯片的版图布局设计和第二功能芯片的版图布局设计，确定第一功能芯片的焊盘个数n、第二功能芯片的焊盘个数p以及第一功能芯片与第二功能芯片间需要电气连接的焊盘个数k；
81.s3、对第一功能芯片的版图布局设计进行扩展，在第一功能芯片的外围环绕设置m个第一焊盘，且其中n个第一焊盘与第一功能芯片的n个焊盘一一对应电气连接，得到第一芯片的版图布局设计；
82.s4、对第二功能芯片的版图布局设计进行扩展，在第二功能芯片的外围环绕设置m个第二焊盘，且其中p个第二焊盘与第二功能芯片的p个焊盘一一对应电气连接，得到第二芯片的版图布局设计；
83.s5、参考第一芯片的版图布局设计，制作第一芯片；
84.s6、参考第二芯片的版图布局设计，制作第二芯片；
85.s7、通过m个第一焊盘与m个第二焊盘的一一对应键合，通过晶圆级或管芯级三维集成方式键合，将第一芯片与第二芯片对齐并键合，且第一功能芯片的k个焊盘与第二功能芯片的k个焊盘一一对应电气连接；
86.其中，m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
87.详细地，在步骤s1中，于本发明的一可选实施例中，获取到的第一功能芯片10的版图布局设计如图8所示，如图8所示，第一功能芯片10具有18个焊盘101，获取到的第二功能芯片20的版图布局设计图9所示，如图9所示，第二功能芯片20具有18个焊盘201。
88.其中，m、n的取值不局限于此，只要m、n分别为大于等于2的整数，m、n的取值可以一样，也可以不一样；且第一功能芯片10与第二功能芯片20的尺寸规格不一致，对应焊盘的分布差异较大，焊盘个数和焊盘分布位置不一样，第一功能芯片10与第二功能芯片20无法直接对齐并电气连接。
89.详细地，在步骤s2中，根据第一功能芯片的版图布局设计和第二功能芯片的版图布局设计，确定第一功能芯片的焊盘个数n、第二功能芯片的焊盘个数p以及第一功能芯片与第二功能芯片间需要电气连接的焊盘个数k，并根据上述三个参数确定版图布局设计扩展时需要在第一功能芯片外围设置的第一焊盘的个数m或者在第二功能芯片外围设置的第二焊盘的个数m，m＝n+p-k，m的取值比n+p略小，需扣除第一功能芯片与第二功能芯片之间要电气连接的焊盘数目k。
90.详细地，在步骤s3～s4中，基于第一功能芯片的版图布局设计、第二功能芯片的版图布局设计，以及步骤s2中得到的第一焊盘的个数m、第二焊盘的个数m，对第一功能芯片的版图布局设计和第二功能芯片的版图布局设计分别进行扩展，在第一功能芯片的外围环绕设置m个第一焊盘，在第二功能芯片的外围环绕设置m个第二焊盘，且m个第一焊盘与m个第二焊盘一一对准设置，同时，通过重新设计的布线层，将n个第一焊盘与第一功能芯片的n个焊盘一一对应电气连接，将p个第二焊盘与第二功能芯片的p个焊盘一一对应电气连接，得到第一芯片和第二芯片的版图布局设计。
91.更详细地，在步骤s3～s4中，为进一步方便后续第一芯片与第二芯片键合时的对齐，基于第一功能芯片扩展得到的第一芯片的尺寸，与基于第二功能芯片扩展得到的第二芯片的尺寸一样。
92.在本发明的一可选实施例中，对图8所示的第一功能芯片10的版图进行扩展，得到如图10所示的第一芯片1的版图布局设计，对图9所示的第二功能芯片20的版图进行扩展，得到如图11所示的第二芯片2的版图布局设计。如图10-图11所示，第一芯片1的尺寸与第二芯片2的尺寸一样。
93.详细地，在步骤s5～s6中，参考第一芯片的版图布局设计和第二芯片的版图布局设计，进行独立的生产制造，得到第一芯片和第二芯片。其中，第一芯片内部的第一功能芯片与第二芯片内部的第二功能芯片可以是基于不同工艺套路制造的，能兼容不同工艺制造的功能芯片。
94.在本发明的一可选实施例中，参考第一芯片1的版图布局设计制造得到的第一芯片1如图10所示，参考第二芯片2的版图布局设计制造得到的第二芯片2如图11所示。
95.详细地，在步骤s7中，采用晶圆级混合键合或管芯级凸点键合等方式，将m个第一焊盘与m个第二焊盘的一一对应键合，使得第一芯片与第二芯片对齐并键合，且第一功能芯片的k个焊盘与第二功能芯片的k个焊盘一一对应电气连接，完成第一芯片与第二芯片的三维集成。
96.在本发明的一可选实施例中，对如图10所示的第一芯片1和如图11所示的第二芯片2进行键合集成，得到如图12及图13所示的结构。其中，图12为侧视图，图13为键合界面的部分透视图。
97.可选地，第一芯片具有相对设置的正面和背面，第一芯片的正面上形成有第一功能芯片及个第一焊盘，即第一芯片上的功能结构设置在其正面，如图7所示，所述可兼容芯片的三维集成系统的制作方法还包括步骤：
98.s8、如图14所示，通过表面平坦化处理，对第一芯片1的背面进行减薄处理；
99.s9、对第一芯片1的背面进行刻蚀，在第一芯片1的背面上形成m个通孔，m个通孔一一对应暴露出m个第一焊盘，便于第一芯片1与第二芯片2的封装压焊；
100.s10、依次进行划片、封装及测试，得到三维集成系统，详情可参见现有技术，在此不再赘述。
101.可以理解的是，在步骤s9中，m个通孔也可以设置在第二芯片的背面，第二芯片背面上的m个通孔一一对应暴露出m个第二焊盘。
102.需要说明的是，在上述方法实施例中，对第一功能芯片与第二功能芯片分别进行了扩展，工艺相对还是比较复杂，为进一步降低工艺实施难度，还可以只对其中一个功能芯片进行扩展。
103.因此，在本发明的另一可选实施例中，与图4-图6所示的实施例相对应，还提供一种可兼容芯片的三维集成系统的制作方法，其包括步骤：
104.stp1、获取第一功能芯片的版图布局设计和第二功能芯片的版图布局设计；
105.stp2、根据第一功能芯片的版图布局设计和第二功能芯片的版图布局设计，确定第一功能芯片的焊盘个数n、第二功能芯片的焊盘个数p以及第一功能芯片与第二功能芯片间需要电气连接的焊盘个数k；
106.stp3、对第一功能芯片的版图布局设计进行扩展，在第一功能芯片之外设计芯片连接区，芯片连接区上设置有p个第一焊盘，环绕第一功能芯片及p个第一焊盘设置m个第二焊盘，第一功能芯片具有n个焊盘，第一功能芯片的n个焊盘与n个第二焊盘一一对应电气连接，p个第一焊盘与p个第二焊盘一一对应电气连接，得到第一芯片的版图布局设计；
107.stp4、参考第一芯片的版图布局设计，制作第一芯片；
108.stp5、参考第二功能芯片的版图布局设计，制作第二功能芯片，第二功能芯片的正面电引出p个焊盘；
109.stp6、通过第二功能芯片的p个焊盘与p个第一焊盘的一一对应连接将第二功能芯片设置在第一芯片的芯片连接区上，且第一功能芯片的k个焊盘与第二功能芯片的k个焊盘一一对应电气连接；其中，m、n、p、k分别为大于等于2的整数，且n＜m＜n+p，p＜m＜n+p，k＜n，k＜p，m＝n+p-k。
110.详细地，在步骤stp2中，根据第一功能芯片的版图布局设计和第二功能芯片的版图布局设计，确定第一功能芯片的焊盘个数n、第二功能芯片的焊盘个数p以及第一功能芯片与第二功能芯片间需要电气连接的焊盘个数k，并根据上述三个参数确定版图布局设计扩展时需要在第一功能芯片外围设置的第一焊盘的个数m，m＝n+p-k，m的取值比n+p略小，需扣除第一功能芯片与第二功能芯片之间要电气连接的焊盘数目k。
111.在本发明的一可选实施例中，获取到的第一功能芯片10'的版图布局设计如图15
所示，如图15所示，第一功能芯片10'具有10个焊盘101'，获取到的第二功能芯片20'的版图布局设计图16所示，如图16所示，第二功能芯片20'具有8个焊盘201'，第一功能芯片10'与第二功能芯片20'间需要电气连接的焊盘个数为2。
112.详细地，在步骤stp3中，基于第一功能芯片的版图布局设计，以及步骤stp2中得到的第一焊盘的个数m及第二功能芯片的焊盘个数p，对第一功能芯片的版图布局设计进行扩展，在第一功能芯片之外设计芯片连接区，芯片连接区上设置有p个第一焊盘，连接区用于设置连接独立的第二功能芯片，环绕第一功能芯片及p个第一焊盘设置m个第二焊盘，第一功能芯片具有n个焊盘，通过内部设置的布线层，将第一功能芯片的n个焊盘与n个第二焊盘一一对应电气连接，将p个第一焊盘与p个第二焊盘一一对应电气连接，完成第一芯片的版图布局设计。
113.在本发明的一可选实施例中，对如图15所示的第一功能芯片10'的版图布局设计进行扩展，得到如图17所示的第一芯片1'的版图布局设计。
114.详细地，在步骤stp4～stp5中，参考第一芯片的版图布局设计和第二功能芯片的版图布局设计，进行独立的生产制造，得到第一芯片和第二功能芯片。其中，第一芯片内部的第一功能芯片与第二功能芯片可以是基于不同工艺套路制造的，能兼容不同工艺制造的功能芯片。
115.在本发明的一可选实施例中，参考第一芯片1'的版图布局设计制造得到的第一芯片1'如图17所示，参考第二功能芯片20'的版图布局设计制造得到的第二功能芯片20'如图16所示。
116.详细地，在步骤stp6中，采用晶圆级热压焊等方式，将第二功能芯片的p个焊盘与p个第一焊盘一一对应连接，使得第二功能芯片设置在第一芯片的芯片连接区上，且第一功能芯片的k个焊盘与第二功能芯片的k个焊盘一一对应电气连接，完成第一芯片与第二功能芯片的三维集成。
117.在本发明的一可选实施例中，对如图16所示的第一功能芯片20'和如图17所示的第一芯片1'进行连接集成，得到如图18-图19所示的结构。其中，图18为侧视图，图19为键合界面的部分透视图。
118.可选地，第一芯片具有相对设置的正面和背面，第一芯片的正面上形成有第一功能芯片、p个第一焊盘及m个第二焊盘，所述可兼容芯片的三维集成系统的制作方法还包括步骤：
119.stp7、通过表面平坦化处理，对第一芯片的背面进行减薄处理；
120.stp8、对第一芯片的背面进行刻蚀，在第一芯片的背面上形成m个通孔，m个通孔一一对应暴露出m个第二焊盘，便于后续的封装压焊；
121.stp9、依次进行划片、封装及测试，得到三维集成系统，详情可参见现有技术，在此不再赘述。
122.需要说明的是，上述实施例中省略了很多常规的工艺步骤，这是本领域技术人员所周知的，在此不再赘述；同时，上述实施例中仅仅介绍了两个功能芯片的系统级三维集成，三个或者更多功能芯片的系统级三维集成可与此类似，在此不再赘述。
123.综上所述，在本发明提供的可兼容芯片的三维集成系统及其制作方法中，至少对一个功能芯片进行了扩展，形成了囊括功能芯片及外围焊盘的扩展芯片，且功能芯片的焊
盘被电引出到外围焊盘，基于两个扩展芯片对应外围焊盘的一一对准键合，可快速有效地实现两个扩展芯片之间的键合集成，简单高效地完成了两个扩展芯片内部功能芯片之间的三维堆叠集成和电气连接，或者基于一个功能芯片与一个扩展芯片之间的对齐连接，可快速有效地实现一个功能芯片与一个扩展芯片之间的集成连接，简单高效地完成了一个功能芯片与一个扩展芯片内部功能芯片之间的三维堆叠集成和电气连接，基于外围扩展的焊盘实现两个独立芯片的堆叠连接，每个独立芯片内部涉及的功能芯片可采用各自独立工艺体系、独立制造，其类型不受限制，各个功能芯片可独立工作、确保性能最佳，该三维集成系统对集成的功能芯片的工艺兼容性高；同时，基于外围扩展的焊盘实现芯片之间的三维堆叠集成和电气连接，相比于复杂的硅通孔集成互连技术，制造过程相对简单，技术难度低，成品率高。
124.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。