一种基于氧化物薄膜晶体管阵列基板及FFS-LCD显示面板的制作方法

一种基于氧化物薄膜晶体管阵列基板及ffs-lcd显示面板
技术领域
1.本实用新型涉及显示设备领域，特别是一种基于氧化物薄膜晶体管阵列基板及ffs-lcd显示面板。


背景技术：

2.随着消费市场需求的多样化，消费者对显示设备的要求也越来越高，对于大多数消费者来说，高分辨率及刷新率的显示器可以带来更流畅的游戏体验和视觉体验。为了实现更高规格的显示效果，对于驱动面板显示的膜晶体管tft器件性能便提出了更高的需求，因此，金属氧化物tft因其具有漏电流小、场效应迁移率高、区域均匀性大等优点而受到人们的青睐。
3.氧化物tft器件具备优秀的电学特性，但是对于器件的商业化制备也存在的诸多困难，例如既满足高效率低成本的同时，又确保商业化大面积生产时器件均一性、稳定性的需求。在氧化物tft电性以及器件稳定性易受到生产工艺中镀膜工艺产生的应力影响而导致电性变化甚至失效，为改善薄膜应力影响需搭配一定的加热工艺进行去应力退火以优化器件电性，但是由于现有阵列基板本身结构影响，镀膜产生应力仍无法避免。
4.ffs-lcd技术,全称为“边缘场开关技术”(fringe field switching，简称ffs)是液晶界为解决大尺寸、高清晰度桌面显示器和液晶电视应用而开发的广视角技术，也就是现在俗称的硬屏技术的一种。ffs技术通过同一平面内像素间电极产生边缘电场，使电极间以及电极正上方的取向液晶分子都能在(平行于基板)平面方向发生旋转转换，从而提高液晶层的透光效率。要实现ffs结构，需要两层透明导电层以及介于两层导电膜之间的中间绝缘层。
5.氮化硅、氧化硅薄膜是一种物理、化学性能均非常优秀的半导体薄膜，具有较高的介电常数、良好的耐热抗腐蚀性能、优异的机械性能、和较高的致密度等。相较于氧化硅，氮化硅的介电常数更大，更致密但是也更容易产生h+离子残留以及残余应力。因此，在显示面板领域中，氮化硅与氧化硅常搭配使用在绝缘层、表面钝化层、保护膜和功能层等。采用现有工艺方法制得的氮化硅和氧化硅薄膜一般都处于某种应力状态，应力的存在在宏观层面上将产生玻璃形变严重时将导致玻璃碎裂，在微观层面，薄膜残余应力引发氧化物薄膜晶体管器件薄膜材料能带跃迁，导致器件特性恶化，如阈值电压vth偏移，偏压稳定性恶化等。现有技术改善薄膜应力的主要方法为改变工艺参数(如温度、流量比例、射频功率、气压、气体流量比等)，但是为达到缩减应力进行的基础工艺变更，改变了原有基板的结构平衡，且可能削弱薄膜的绝缘、钝化、密封等效果，而且还会直接影响到半导体器件的性能，从而制约了薄膜材料在实际生产中的应用空间。


技术实现要素：

6.本实用新型要解决的技术问题，在于提供一种基于氧化物薄膜晶体管阵列基板及ffs-lcd显示面板，在阵列基板的绝缘层中设置凹槽区与隔断区，降低了绝缘层大面积成膜
的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
7.本实用新型是这样实现的：一种氧化物薄膜晶体管阵列基板，
8.在阵列基板的至少一个tft的绝缘层上设置凹槽区，0＜所述凹槽区的深度≤所述绝缘层的厚度；
9.或者，在像素区之外，在阵列基板的tft周围的绝缘层设置隔断区，0＜所述隔断区的深度≤所述绝缘层的厚度。
10.进一步地，所述隔断区位于阵列基板的tft与tft之间、或非薄膜晶体管功能区。
11.进一步地，所述凹槽区位于显示区的不透光部分、驱动电路区、或switch开关区中的至少一种区域。
12.进一步地，所述隔断区位于显示区的不透光部分、驱动电路区、switch开关区、扇形线路走线区、或ic bonding区中的至少一种区域。
13.进一步地，所述凹槽区位于tft的半导体膜层区域。
14.进一步地，所述半导体膜层区域为显示区中控制子像素开关的薄膜晶体管器件上方、或驱动电路区每组驱动电路中至少一个薄膜晶体管器件上方。
15.进一步地，所述凹槽区在阵列基板的垂直投影面积≥有源层沟道区域在阵列基板的垂直投影面积。
16.进一步地，所述隔断区位于非薄膜晶体管区域上方，即隔断区在阵列基板上的垂直投影面积与薄膜晶体管有源层沟道投影面积不重合，所述薄膜晶体管有源层沟道所占用面积＝器件沟道宽w
×
器件沟道长l。
17.本实用新型还提供一种基于氧化物薄膜晶体管阵列基板的ffs-lcd，包括所述的氧化物薄膜晶体管阵列基板。
18.本实用新型具有如下优点：一种氧化物薄膜晶体管阵列基板，在阵列基板的至少一个tft上设置凹槽区，0＜所述凹槽区的深度≤所述绝缘层的厚度；或者，在像素区之外，在阵列基板的tft周围设置隔断区，0＜所述隔断区的深度≤所述绝缘层的厚度。在阵列基板结构中创新加入了凹槽区与隔断区，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
附图说明
19.下面参照附图结合实施例对本实用新型作进一步的说明。
20.图1为本实用新型的氧化物薄膜晶体管阵列基板实施例一的结构示意图。
21.图2为本实用新型的氧化物薄膜晶体管阵列基板实施例一的制备方法的流程图。
22.图3为本实用新型的氧化物薄膜晶体管阵列基板实施例二的结构示意图。
23.图4为本实用新型的氧化物薄膜晶体管阵列基板实施例二的制备方法的流程图。
24.图5为本实用新型的氧化物薄膜晶体管阵列基板实施例三的结构示意图。
25.图6为本实用新型的氧化物薄膜晶体管阵列基板实施例三的制备方法的流程图。
26.图7为本实用新型的氧化物薄膜晶体管阵列基板实施例四的结构示意图。
27.图8为本实用新型的氧化物薄膜晶体管阵列基板实施例四的制备方法的流程图。
28.图9为本实用新型的氧化物薄膜晶体管阵列基板实施例五的结构示意图。
29.图10为本实用新型的氧化物薄膜晶体管阵列基板实施例五的制备方法的流程图。
30.图11为本实用新型的氧化物薄膜晶体管阵列基板实施例六的结构示意图。
31.图12为本实用新型的氧化物薄膜晶体管阵列基板实施例六的制备方法的流程图。
32.图13为本实用新型的氧化物薄膜晶体管阵列基板实施例七的结构示意图。
33.图14为本实用新型的氧化物薄膜晶体管阵列基板实施例七的制备方法的流程图。
34.图15为本实用新型的一种基于氧化物薄膜晶体管阵列基板的ffs-lcd的结构示意图。
35.附图标记说明：
36.基板1；
37.第一金属层2，栅极21；
38.第一绝缘层3，第一通孔31；
39.有源层4；
40.第二金属层5，公共电极信号线51，源极52，漏极53；
41.第二绝缘层6；
42.第三绝缘层7；
43.第一ito层8；
44.第四绝缘层9；
45.第三金属层10；
46.第五绝缘层20；
47.第二ito层30；
48.垫层40；
49.第二通孔50；
50.凹槽区60；
51.隔断区70；
52.第三通孔80；
53.驱动电路区100；
54.显示区200；
55.像素区300；
56.薄膜晶体管区400；
57.走线区/无效区500；
58.平坦层600；
59.中间绝缘层700；
60.pi绝缘层800；
61.液晶层900；
62.彩膜基板1000。
具体实施方式
63.在对实用新型的描述中，需要理解的是，指示方位或位置关系的描述为基于附图所示的方位或位置关系，仅是为了便于描述实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对实用新
型保护范围的限制。
64.在实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在实用新型中的具体含义。
65.词语解释：本实用新型所说的应力指的是内应力。
66.本实用新型的实用新型构思如下：
67.在液晶面板阵列基板中，一般可以分为显示区200、信号走线区、驱动电路区(gip)100、switch开关区、斜配线区、ic bonding区、防静电区等，在这些区域中，设有半导体薄膜结构的区域一般有显示区200、驱动电路区100、switch开关区、防静电设计区等。
68.现有技术中，阵列基板易受到生产工艺中镀膜工艺产生的应力影响而导致电性变化甚至失效，因此，现有技术常采用退火的热处理工艺进行消除应力，但是因阵列基板各膜层的热膨胀系数不同，退火处理后，会在膜层之间产生新的内应力，而这就使得阵列基板的应力实际生产中不好调配。因此，本实用新型在阵列基板结构中创新加入了凹槽区60或隔断区70，即在阵列基板的无效区将绝缘层挖薄或挖断，将阵列基板整体的应力进行碎片化，首先凹槽区60和隔断区70的应力降低了，其次将整块阵列基板的应力分化到各个更小的区块上，从而降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
69.请参阅图1至图15所示。
70.本实用新型的一种氧化物薄膜晶体管阵列基板，在阵列基板的至少一个tft的绝缘层上设置凹槽区60，0＜所述凹槽区60的深度≤所述绝缘层的厚度；
71.或者，在像素区300之外，在阵列基板的tft周围的绝缘层设置隔断区70，0＜所述隔断区70的深度≤所述绝缘层的厚度。即在具体实施中，可在阵列基板上单独设置所述凹槽区60，也可单独设置所述隔断区70，或者可在阵列基板上同时设置凹槽区60和隔断区70。
72.所述隔断区70位于阵列基板的tft与tft之间、或非薄膜晶体管功能区。
73.所述凹槽区60位于显示区200的不透光部分、驱动电路区100、或switch开关区中的至少一种区域。
74.所述隔断区70位于显示区200的不透光部分、驱动电路区100、switch开关区、扇形线路走线区、或ic bonding区中的至少一种区域。
75.所述凹槽区60位于tft的半导体膜层区域。
76.所述半导体膜层区域为显示区200中控制子像素开关的薄膜晶体管器件上方、或驱动电路区100每组驱动电路中至少一个薄膜晶体管器件上方。
77.所述凹槽区60在阵列基板的垂直投影面积≥有源层沟道区域在阵列基板的垂直投影面积。
78.所述隔断区70位于非薄膜晶体管区域上方，即隔断区70在阵列基板上的垂直投影面积与薄膜晶体管有源层沟道投影面积不重合，所述薄膜晶体管有源层沟道所占用面积＝器件沟道宽w
×
器件沟道长l。
79.本实用新型还提供一种基于氧化物薄膜晶体管阵列基板的ffs-lcd，包括所述的
氧化物薄膜晶体管阵列基板。
80.在具体实施中，阵列基板的具体膜层结构可根据实际需求去设计。然后设置所述凹槽区或隔断区即可。
81.实施例一：
82.一种氧化物薄膜晶体管阵列基板，包括：
83.基板1；
84.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
85.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层3还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
86.有源层4，也称半导体层，设于所述第一绝缘层3上；
87.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52和漏极53、或面板数据线等。
88.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
89.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；所述第三绝缘层7在tft的漏极区还开设有第二通孔50；其中，所述第二通孔50贯穿所述第二绝缘层7，从所述第二通孔50露出漏极区的所述第二金属层5上表面；所述第二通孔50作为钝化层/平坦层过孔。
90.第一ito层8，作为像素电极，设于所述第三绝缘层7上，并通过所述第二通孔50与tft的漏极区的第二金属层5连接。
91.第四绝缘层9，作为中间绝缘层，设于所述第一ito层8上；所述第四绝缘层9在tft的公共电极搭接区还开设有第三通孔80，作为平坦层过孔，从所述第三通孔80露出所述第二金属层5上表面；所述第四绝缘层9在tft上方的无效区还开设有凹槽区60，并在tft与tft之间开设有隔断区70；0＜所述凹槽区60的深度≤第四绝缘层9的厚度；0＜所述隔断区70的深度≤第四绝缘层9的厚度；在所述第四绝缘层9中的无效区开设凹槽区60与隔断区70，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
92.第二ito层30，作为公共电极，设于所述第三通孔80处，并通过所述第三通孔80和公共电极搭接区的所述第二金属层5连接，即通过第三通孔80与公共电极信号线51相连。
93.所述凹槽区60的深度＝第四绝缘层9的厚度，即所述凹槽区60将第四绝缘层9挖断；
94.所述隔断区70的深度＝第四绝缘层9的厚度，即所述隔断区70将第四绝缘层9挖断。
95.所述凹槽区60的底部和隔断区70的底部分别设有垫层40，可采用ito材料制造，在具体实施中，如所述凹槽区60和隔断区70通过蚀刻制备，因此，通过垫层40可保护第三绝缘层7，避免在蚀刻所述凹槽区60和隔断区70过程中被破坏。
96.所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
97.所述第二金属层5和第一金属层2采用相同的材料制备。
98.所述第一金属层2采用夹层式结构为：ti/al/ti、al/ti、al/mo、或mo/al/mo。
99.所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
100.所述第二绝缘层6、第四绝缘层9和第一绝缘层3采用相同的材料制备。
101.所述有源层4采用金属氧化物半导体材料制备。
102.所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
103.本实用新型还提供一种氧化物薄膜晶体管阵列基板的制备方法，所述的低应力氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
104.s1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者tft的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不限于此；
105.s2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
106.s3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
107.有源层4可选材料为金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等。制备完有源层，即在图案化有源层4之后，进一步使用光罩在驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果；
108.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52和漏极53、或面板数据线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
109.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
110.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
111.然后利用光罩在所述第三绝缘层7上对应tft的漏极区制备出第一穿孔，并在对应tft的公共电极搭接区制作出第二穿孔；
112.之后，在漏极区第一穿孔中制备钝化层通孔，从而形成第二通孔50，即第二通孔50分两步制得，并露出漏极区的所述第二金属层5上表面；
113.s7、利用透明导电材料ito制备第一ito层8，作为ffs显示系统中的像素电极，并通过第二通孔50与漏极区的第二金属层5相连，且在tft上方的无效区、tft器件之间保留膜层制作垫层40；
114.s8、在所述第一ito层8之上制备第四绝缘层9，作为中间绝缘层，材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层等，然后通过蚀
刻工艺在第二穿孔的上方进一步制备出第三穿孔，第三穿孔向下穿过第二穿孔，露出第二金属层5上表面，形成第三通孔80，作为平坦层过孔，即第三通孔80也分两步制得；同时在所述垫层40的位置蚀刻出凹槽区60和隔断区70，通过垫层40保护第三绝缘层7，避免第三绝缘层7在蚀刻过程遭受破坏；
115.s9、利用ito透明导电材料制备第二ito层30，作为公共电极，并通过所述第三通孔80与第二金属层5相连，即通过第三通孔80与公共电极信号线51相连。
116.有益效果：通过在第四绝缘层9上开设所述凹槽区60和隔断区70，将第四绝缘层9整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
117.实施例二：
118.本实用新型的一种氧化物薄膜晶体管阵列基板，包括：
119.基板1；
120.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
121.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
122.有源层4，也称半导体层，设于所述第一绝缘层3上；
123.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52和漏极53、或面板数据线等。
124.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
125.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；所述第三绝缘层7在tft的公共电极搭接区还开设有第二通孔50；其中，所述第二通孔50贯穿所述第二绝缘层6，从所述第二通孔50露出公共电极搭接区的所述第二金属层5上表面；
126.第一ito层8，作为公共电极，设于所述第三绝缘层7上，并通过所述第二通孔50与tft的公共电极搭接区的第二金属层5连接，即通过第二通孔50与公共电极信号线51连接；
127.第四绝缘层9，作为中间绝缘层，设于所述第一ito层8上；所述第四绝缘层9在tft的漏极区还开设有第三通孔80，作为平坦层过孔，从所述第三通孔80露出所述第二金属层5表面；所述第四绝缘层9在tft上方的无效区还开设有凹槽区60，并在tft与tft之间开设有隔断区70；0＜所述凹槽区60的深度≤第四绝缘层9的厚度；0＜所述隔断区70的深度≤第四绝缘层9的厚度；在所述第四绝缘层9中的无效区开设凹槽区60与隔断区70，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
128.第二ito层30，作为像素电极，设于所述第三通孔80处，并通过所述第三通孔80和漏极区的所述第二金属层5连接，即通过第三通孔80与漏极53相连。
129.所述凹槽区的深度＝第四绝缘层的厚度；即所述凹槽区60将第四绝缘层9挖断；
130.所述隔断区的深度＝第四绝缘层的厚度；即所述隔断区70将第四绝缘层9挖断。
131.所述凹槽区60的底部和隔断区70的底部分别设有垫层40，可采用ito材料制造，在具体实施中，如所述凹槽区60和隔断区70通过蚀刻制备，因此，通过垫层40可保护第三绝缘层8，避免在蚀刻所述凹槽区60和隔断区70过程中被破坏。
132.所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
133.所述第二金属层5和第一金属层2采用相同的材料制备。
134.所述第一金属层2采用夹层式结构为：ti/al/ti、al/ti、al/mo、或mo/al/mo。
135.所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
136.所述第二绝缘层6、第四绝缘层9和第一绝缘层3采用相同的材料制备。
137.所述有源层4采用金属氧化物半导体材料制备，如zno、igzo、igzto、itzo、pr-izo等。
138.所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
139.本实用新型还提供一种氧化物薄膜晶体管阵列基板的制备方法，所述的低残余应力的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
140.s1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者tft的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不限于此；
141.s2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
142.s3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
143.有源层4可选材料为金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等。制备完有源层4，即在图案化有源层4之后，进一步使用光罩在驱动电路区100、扇形区、ic bonding区等制备第一通孔，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果；
144.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52和漏极53、或面板数据线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
145.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
146.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
147.然后利用光罩在所述第三绝缘层7上对应的公共电极搭接区制备出第一穿孔，并在对应tft的漏极区制作出第二穿孔；
148.之后，在公共电极搭接区第一穿孔中制备钝化层通孔，从而形成第二通孔50，即第二通孔50分两步制得，并露出公共电极搭接区的所述第二金属层5上表面；
149.s7、利用透明导电材料ito制备第一ito层8，作为公共电极，并通过第二通孔50与公共电极搭接区的第二金属层5相连，即通过第二通孔50与公共电极信号线51相连，且在tft上方的无效区、tft器件之间保留膜层制作垫层40；
150.s8、在所述第一ito层8之上制备第四绝缘层9，作为中间绝缘层，材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层等，然后通过蚀刻工艺在第二穿孔的上方进一步制备出第三穿孔，第三穿孔向下穿过第二穿孔，露出第二金属层5表面，形成第三通孔80，作为平坦层过孔，即第三通孔80也分两步制得；同时在所述垫层40的位置蚀刻出凹槽区60和隔断区70，通过垫层40保护第三绝缘层7，避免第三绝缘层7在蚀刻过程遭受破坏；
151.s9、利用透明导电材料ito制备第二ito层30，作为ffs显示系统中的像素电极，并通过所述第三通孔80与第二金属层5相连，即通过第三通孔80与漏极53相连。
152.有益效果：通过在第四绝缘层9上开设所述凹槽区60和隔断区70，将第四绝缘层9整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
153.实施例三：
154.本实用新型的一种氧化物薄膜晶体管阵列基板，包括：
155.基板1；
156.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
157.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
158.有源层4，也称半导体层，设于所述第一绝缘层3上；
159.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52和漏极53、或数据信号线(即为公共电极信号线51)等。
160.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
161.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；
162.第三金属层10，设于所述第三绝缘层7上对应tft的公共电极搭接区；可集成内嵌式触控功能，且为了提高面板开口率可设置第三金属层10作为电容式触控的感应单元以及公共电极信号线51，即此时第三金属层10和公共电极搭接区的第二金属层5都可作为公共电极信号线51，可适应更复杂的布线需求，此时，第三金属层10作为触控信号线及公共电极信号线与下方作为数据信号线的第二金属层5在基板1上投影面重合，即第三金属层10作为触控信号线及公共电极信号线时，公共电极搭接区的第二金属层5即为公共电极信号线51作为数据信号线使用。所述第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；
163.第四绝缘层9，作为第一中间绝缘层，设于所述第三金属层10上方，并在公共电极
搭接区开设有第二通孔50，从所述第二通孔50露出所述第三金属层10的上表面；
164.第一ito层8，作为公共电极，设于所述第四绝缘层9上，并通过所述第二通孔50与公共电极搭接区的所述第三金属层10连接；
165.第五绝缘层20，作为第二中间绝缘层，设于所述第一ito层8上；所述第五绝缘层20在tft的漏极区还开设有第三通孔80，从所述第三通孔80露出所述第二金属层5上表面；所述第五绝缘层20在tft上方的无效区还开设有凹槽区60，并在tft与tft之间开设有隔断区70；0＜所述凹槽区60的深度≤第五绝缘层20的厚度；0＜所述隔断区70的深度≤第五绝缘层20的厚度；在所述第五绝缘层20中的无效区开设凹槽区60与隔断区70，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
166.第二ito层30，作为像素电极，设于所述第三通孔80处，并通过所述第三通孔80和漏极区的所述第二金属层5连接，即通过第三通孔80与漏极53相连。
167.所述凹槽区60的深度＝第五绝缘层20的厚度；即所述凹槽区60将第五绝缘层202挖断；
168.所述隔断区70的深度＝第五绝缘层20的厚度；即所述隔断区70将第五绝缘层20挖断。
169.所述凹槽区60的底部和隔断区70的底部分别设有垫层40，和所述第一ito层8位于同一水平面，可采用ito材料制造，在具体实施中，如所述凹槽区60和隔断区70通过蚀刻制备，因此，通过垫层40可保护第四绝缘层9，避免在蚀刻所述凹槽区60和隔断区70过程中被破坏。
170.所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
171.所述第二金属层5和第一金属层2采用相同的材料制备。
172.所述第一金属层2采用夹层式结构为：ti/al/ti、al/ti、al/mo、或mo/al/mo。
173.所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
174.所述第二绝缘层6、第四绝缘层9、第五绝缘层20和第一绝缘层3采用相同的材料制备。
175.所述有源层4采用金属氧化物半导体材料制备。
176.所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
177.本实用新型还提供一种氧化物薄膜晶体管阵列基板的制备方法，所述的有更低应力的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
178.s1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者tft的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不限于此；
179.s2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
180.s3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
181.有源层4可选材料为金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等。
制备完有源层，即在图案化有源层之后，进一步使用光罩在驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层表面2，起到第一金属层2与第二金属层5相连的效果；
182.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
183.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
184.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
185.然后利用光罩在所述第三绝缘层7上对应tft的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层6上表面；
186.s7、在所述第三绝缘层7上对应公共电极搭接区制作第三金属层10，作为触控信号感应线以及公共电极信号线，第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；
187.s8、在第三金属层10之上制作第四绝缘层9，作为第一中间绝缘层，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层结构等；然后通过蚀刻在公共电极搭接区制备第二通孔50，露出所述第三金属层10上表面；
188.s9、在第四绝缘层9上，利用透明导电材料ito制备第一ito层8，作为公共电极，并通过第二通孔50与公共电极搭接区的第三金属层10相连，即通过第二通孔50与公共电极信号线相连，且在tft上方的无效区、tft器件之间保留膜层制作垫层40；
189.s10、在所述第一ito层8之上制备第五绝缘层20，作为中间绝缘层，材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层等，然后通过蚀刻工艺在第一穿孔的上方进一步制备出第二穿孔，第二穿孔向下穿过第二绝缘层6，露出第二金属层5上表面，形成第三通孔80，即第三通孔80也分步制得；同时在所述垫层40的位置蚀刻出凹槽区60和隔断区70，通过垫层40保护第四绝缘层9，避免第四绝缘层9在蚀刻过程遭受破坏；
190.s11、利用ito透明导电材料制备第二ito层30，作为像素电极，并通过所述第三通孔80与漏极区的第二金属层5相连，即通过第三通孔80与漏极53相连。
191.有益效果：通过在第五绝缘层20上开设所述凹槽区60和隔断区70，将第五绝缘层20整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
192.实施例四：
193.本实用新型的一种氧化物薄膜晶体管阵列基板，包括：
194.基板1；
195.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
196.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层3还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
197.有源层4，也称半导体层，设于所述第一绝缘层3上；
198.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线(即公共电极信号线51)等。
199.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
200.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；
201.第三金属层10，设于所述第三绝缘层7上对应tft的公共电极搭接区；可集成内嵌式触控功能，且为了提高面板开口率可设置第三金属层10作为电容式触控的感应单元以及公共电极信号线，可适应更复杂的布线需求，此时，第三金属层10作为触控信号线及公共电极信号线与下方作为数据信号线的第二金属层5在基板1上投影面重合，即第三金属层10作为触控信号线及公共电极信号线时，公共电极搭接区的第二金属层5即为公共电极信号线51作为数据信号线使用。所述第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；
202.第四绝缘层9，作为第一中间绝缘层，设于所述第三金属层10上方，并在公共电极搭接区开设有第二通孔50，从所述第二通孔50露出所述第三金属层10的上表面；
203.第一ito层8，作为公共电极，设于所述第四绝缘层9上，并通过所述第二通孔50与公共电极搭接区的所述第三金属层10连接；
204.第五绝缘层20，作为第二中间绝缘层，设于所述第一ito层8上；所述第五绝缘层20在tft的漏极区还开设有第三通孔80，从所述第三通孔80露出所述第二金属层5上表面；所述第五绝缘层20在tft上方的无效区还开设有凹槽区60，且所述凹槽区60向下贯穿所述第四绝缘层9露出所述第三绝缘层7上表面；所述第五绝缘层20在tft与tft之间开设有隔断区70，且所述隔断区70向下贯穿所述第四绝缘层9露出所述第三绝缘层7上表面；在所述第五绝缘层20中的无效区开设凹槽区60与隔断区70，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性，从而提高了阵列基本的稳定性。
205.第二ito层30，作为像素电极，设于所述第三通孔80处，并通过所述第三通孔80和漏极区的所述第二金属层5连接，即通过第三通孔80与漏极53相连。
206.所述凹槽区60的底部和隔断区70的底部分别设有垫层40，所述垫层40和所述第三金属层10位于同一水平面，可采用ito材料制造，在具体实施中，如所述凹槽区60和隔断区70通过蚀刻制备，因此，通过垫层40可保护第三绝缘层7，避免在蚀刻所述凹槽区60和隔断区70过程中被破坏。
207.所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
208.所述第二金属层5和第一金属层2采用相同的材料制备。
209.所述第一金属层2采用夹层式结构为：ti/al/ti、al/ti、al/mo、或mo/al/mo。
210.所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
211.所述第二绝缘层6、第四绝缘层9、第五绝缘层20和第一绝缘层3采用相同的材料制备。
212.所述有源层4采用金属氧化物半导体材料制备。
213.所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
214.本实用新型还提供一种氧化物薄膜晶体管阵列基板的制备方法，所述的低应力氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
215.s1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者tft的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不限于此；
216.s2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
217.s3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
218.有源层4可选材料为金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等。制备完有源层，即在图案化有源层之后，进一步使用光罩在驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果；
219.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
220.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
221.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
222.然后利用光罩在所述第三绝缘层7上对应tft的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层6上表面；
223.s7、在所述第三绝缘层7上对应公共电极搭接区制作第三金属层10，作为触控信号感应线以及公共电极信号线，第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；且用和所述第三金属层10相同的材料，在tft上方的无效区、tft器件之间制作垫层40；其中，所述垫层40和第三金属层10位于同一水平面；
224.s8、在第三金属层10之上制作第四绝缘层9，作为第一中间绝缘层，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层结构等；然
后通过蚀刻在公共电极搭接区制备第二通孔50，露出所述第三金属层10上表面；
225.s9、在第四绝缘层9上，利用透明导电材料ito制备第一ito层8，作为公共电极，并通过第二通孔50与公共电极搭接区的第三金属层10相连，即通过第二通孔50与公共电极信号线相连；
226.s10、在所述第一ito层8之上制备第五绝缘层20，作为中间绝缘层，材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层等，然后通过蚀刻工艺在第一穿孔的上方进一步制备出第二穿孔，第二穿孔向下穿过第二绝缘层6，露出第二金属层5上表面，形成第三通孔80，即第三通孔80也分步制得；同时在所述垫层40的位置蚀刻出凹槽区60和隔断区70，所述凹槽区60和隔断区70贯穿所述第四绝缘层9露出所述第三绝缘层7上表面，通过垫层40保护第三绝缘层7，避免第三绝缘层7在蚀刻过程遭受破坏；
227.s11、利用ito透明导电材料制备第二ito层30，作为像素电极，并通过所述第三通孔80与漏极区的第二金属层5相连，即通过第三通孔80与漏极53相连。
228.有益效果：通过在第五绝缘层20上开设所述凹槽区60和隔断区70，并贯穿第四绝缘层9，将第五绝缘层20和第四绝缘层9整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
229.实施例五：
230.本实用新型的一种氧化物薄膜晶体管阵列基板，包括：
231.基板1；
232.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
233.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
234.有源层4，也称半导体层，设于所述第一绝缘层3上；
235.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线(即为公共电极信号线51)等。
236.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
237.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；
238.第一ito层8，作为公共电极，设于所述第三绝缘层7上，并位于tft的公共电极搭接区；
239.第四绝缘层9，作为第一中间绝缘层，设于所述第一ito层8上方，并在公共电极搭接区开设有第二通孔50，从所述第二通孔50露出所述第一ito层8的上表面；所述第四绝缘层9在tft的漏极区还开设有第三通孔80，从所述第三通孔80露出所述第二金属层5上表面；所述第四绝缘层9在tft上方的无效区还开设有凹槽区60；所述第四绝缘层9在tft与tft之间开设有隔断区70；其中，0＜所述凹槽区60的深度≤所述第四绝缘层94的厚度；0＜所述隔断区70的深度≤所述第四绝缘层9的厚度；在所述第四绝缘层9中的无效区开设凹槽区60与
bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果；
257.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
258.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
259.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
260.然后利用光罩在所述第三绝缘层7上对应tft的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层6上表面；
261.s7、在第三绝缘层7上，利用透明导电材料ito在tft的像素区制备第一ito层8，作为公共电极，并用和所述第一ito层8相同的材料，在tft上方的无效区、及tft与tft之间制作垫层40，通过垫层40保护第三绝缘层7，避免第三绝缘层7在蚀刻凹槽区60和隔断区70的过程遭受破坏；其中，所述垫层40和第一ito层8位于同一水平面；
262.s8、在所述第一ito层8之上制作第四绝缘层9，作为第一中间绝缘层，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层结构等；然后通过蚀刻在公共电极搭接区制备第二通孔50，露出所述第一ito层8上表面；然后在所述垫层40上蚀刻出凹槽区60和隔断区70；
263.s9、在所述第四绝缘层9上对应公共电极搭接区制作第三金属层10，作为触控信号感应线以及公共电极信号线，第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；且所述第三金属层10通过所述第二通孔50和第一ito层8相连接；
264.在所述第一穿孔通过蚀刻工艺进一步制备出第二穿孔，第二穿孔向下穿过第二绝缘层6，露出漏极区的第二金属层5上表面，形成第三通孔80；
265.s10、利用ito透明导电材料制备第二ito层30，作为像素电极，并通过所述第三通孔80与漏极区的第二金属层5相连，即通过第三通孔80与漏极53相连。
266.有益效果：通过在第四绝缘层9上开设所述凹槽区60和隔断区70，将第四绝缘层9整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
267.实施例六：
268.本实用新型的一种氧化物薄膜晶体管阵列基板，包括：
269.基板1；
270.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
271.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，
起到第一金属层2与第二金属层5相连的效果。
272.有源层4，也称半导体层，设于所述第一绝缘层3上；
273.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线等。
274.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
275.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；
276.第一ito层8，作为公共电极，设于所述第三绝缘层7上，并位于tft的公共电极搭接区；
277.第四绝缘层9，作为第一中间绝缘层，设于所述第一ito层8上方；所述第四绝缘层9在tft的公共电极搭接区还开设有第二通孔50，从所述第二通孔50露出所述第一ito层8的上表面；
278.第三金属层10，作为触控信号感应线以及公共电极信号线，设于所述第四绝缘层9上对应tft的公共电极搭接区，并通过所述第二通孔50和所述第一ito层8连接；设计所述第三金属层10，使得阵列基板可集成内嵌式触控功能，且为了提高面板开口率可设置第三金属层10作为电容式触控的感应单元以及公共信号线，此时，第三金属层10作为触控信号线及公共信号线与下方作为数据信号线的第二金属层5在基板上投影面重合。所述第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；
279.第五绝缘层20，设于所述第三金属层10上，所述第五绝缘层20在tft上方的无效区还开设有凹槽区60；所述第五绝缘层20在tft与tft之间开设有隔断区70；其中，第四绝缘层9的厚度＜所述凹槽区60的深度≤第五绝缘层20+第四绝缘层9的总厚度；第四绝缘层9的厚度＜所述隔断区70的深度≤第五绝缘层20+第四绝缘层9的总厚度；所述第五绝缘层20还在漏极区开设有第三通孔80，从所述第三通孔80露出所述第二金属层5上表面；设置所述凹槽区60与隔断区70，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性，从而提高了阵列基本的稳定性。
280.第二ito层30，作为像素电极，设于所述第五绝缘层20上，并通过所述第三通孔80和漏极区的所述第二金属层5连接，即通过第三通孔80与漏极53相连。
281.所述凹槽区60的深度＝第五绝缘层20+第四绝缘层9的总厚度，即所述凹槽区60将第四绝缘层9和第五绝缘层20挖断；
282.所述隔断区70的深度＝第五绝缘层20+第四绝缘层9的总厚度，即所述隔断区70将第四绝缘层9和第五绝缘层20挖断。
283.所述凹槽区60的底部和隔断区70的底部分别设有垫层40，所述垫层40和所述第一ito层8位于同一水平面，可采用ito材料制造，在具体实施中，如所述凹槽区60和隔断区70通过蚀刻制备，因此，通过垫层40可保护第三绝缘层7，避免在蚀刻所述凹槽区60和隔断区70过程中被破坏。
284.所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
285.所述第二金属层5和第一金属层2采用相同的材料制备。
286.所述第一金属层2采用夹层式结构为：ti/al/ti、al/ti、al/mo、或mo/al/mo。
287.所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
288.所述第二绝缘层6、第四绝缘层9、第五绝缘层20和第一绝缘层3采用相同的材料制备。
289.所述有源层4采用金属氧化物半导体材料制备。
290.所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
291.本实用新型还提供一种氧化物薄膜晶体管阵列基板的制备方法，所述的高稳定性的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
292.s1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者tft的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不限于此；
293.s2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
294.s3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
295.有源层4可选材料为金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等。制备完有源层4，即在图案化有源层4之后，进一步使用光罩在驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果；
296.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
297.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
298.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
299.然后利用光罩在所述第三绝缘层7上对应tft的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层6上表面；
300.s7、在第三绝缘层7上，利用透明导电材料ito在tft的像素区制备第一ito层8，作为公共电极，并用和所述第一ito层8相同的材料，在tft上方的无效区、及tft与tft之间制作垫层40，通过垫层40保护第三绝缘层7，避免第三绝缘层7在蚀刻凹槽区60和隔断区70的过程遭受破坏；其中，所述垫层40和第一ito层8位于同一水平面；
301.s8、在所述第一ito层8之上制作第四绝缘层9，作为第一中间绝缘层，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层结构等；然后通过蚀刻在公共电极搭接区制备第二通孔50，露出所述第一ito层8上表面；
302.s9、在所述第四绝缘层9上对应公共电极搭接区制作第三金属层10，作为触控信号感应线以及公共电极信号线，第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；且所述第三金属层10通过所述第二通孔50和第一ito层8相连接；
303.s10、在所述第三金属层10上制备第五绝缘层20，作为第二中间绝缘层，优化触控信号线设计空间及触控信噪比，制备材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层等结构；
304.然后在所述第一穿孔处通过蚀刻工艺进一步制备出第二穿孔，第二穿孔向下穿过第五绝缘层20及第二绝缘层6，露出漏极区的第二金属层5上表面，形成第三通孔80；
305.然后在所述垫层40上蚀刻出凹槽区60和隔断区70；
306.s11、利用ito透明导电材料制备第二ito层30，作为像素电极，并通过所述第三通孔80与漏极区的第二金属层5相连，即通过第三通孔80与漏极53相连。
307.有益效果：通过在第四绝缘层9和第五绝缘层20上开设所述凹槽区60和隔断区70，将第四绝缘层9和第五绝缘层20整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
308.实施例七：
309.本实用新型的一种氧化物薄膜晶体管阵列基板，包括：
310.基板1；
311.第一金属层2，作为驱动电路走线或者tft的栅极21，设于所述基板1上；
312.第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层3还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
313.有源层4，也称半导体层，设于所述第一绝缘层3上；
314.第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端源极52/漏极53、或数据信号线等。
315.第二绝缘层6，作为钝化层，以保护tft器件不受外界水氧入侵，设于所述第二金属层5上；
316.第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；
317.第一ito层8，作为公共电极，设于所述第三绝缘层7上，并位于tft的公共电极搭接区；
318.第四绝缘层9，作为第一中间绝缘层，设于所述第一ito层8上方；所述第四绝缘层9在tft的公共电极搭接区还开设有第二通孔50，从所述第二通孔50露出所述第一ito层8的上表面；
319.第三金属层10，作为触控信号感应线以及公共电极信号线，设于所述第四绝缘层9上对应tft的公共电极搭接区，并通过所述第二通孔50和所述第一ito层8连接；设计所述第三金属层10，使得阵列基板可集成内嵌式触控功能，且为了提高面板开口率可设置第三金属层10作为电容式触控的感应单元以及公共信号线，此时，第三金属层10作为触控信号线
及公共信号线与下方作为数据信号线的第二金属层5在基板上投影面重合。所述第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；
320.第五绝缘层20，设于所述第三金属层10上，所述第五绝缘层20在tft上方的无效区还开设有凹槽区60；所述第五绝缘层20在tft与tft之间开设有隔断区70；其中，0＜所述凹槽区60的深度≤第五绝缘层20的厚度；0＜所述隔断区70的深度≤第五绝缘层20的厚度；所述第五绝缘层20还在漏极区开设有第三通孔80，从所述第三通孔80露出所述第二金属层5上表面；设置所述凹槽区60与隔断区70，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性，从而提高了阵列基本的稳定性。
321.第二ito层30，作为像素电极，设于所述第五绝缘层20上，并通过所述第三通孔80和漏极区的所述第二金属层5连接，即通过第三通孔80与漏极53相连。
322.所述第三绝缘层上设有垫层40，所述垫层40和所述第一ito层位于同一水平面，且所述垫层40一一对应位于所述凹槽区60或隔断区70的正下方。所述垫层40可采用ito材料制造。
323.所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
324.所述第二金属层5和第一金属层5采用相同的材料制备。
325.所述第一金属层2采用夹层式结构为：ti/al/ti、al/ti、al/mo、或mo/al/mo。
326.所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
327.所述第二绝缘层6、第四绝缘层9、第五绝缘层20和第一绝缘层3采用相同的材料制备。
328.所述有源层4采用金属氧化物半导体材料制备。
329.所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
330.本实用新型一种氧化物薄膜晶体管阵列基板的制备方法，所述的高稳定性的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
331.s1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者tft的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不限于此；
332.s2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
333.s3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
334.有源层4可选材料为金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等。制备完有源层4，即在图案化有源层4之后，进一步使用光罩在驱动电路区100、扇形区、ic bonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果；
335.s4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、tft信号输入端
源极52/漏极53、或数据信号线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
336.s5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护tft器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
337.s6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
338.然后利用光罩在所述第三绝缘层7上对应tft的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层6上表面；
339.s7、在第三绝缘层7上，利用透明导电材料ito在tft的像素区制备第一ito层8，作为公共电极，并用和所述第一ito层8相同的材料，在tft上方的无效区、及tft与tft之间制作垫层40，通过垫层40保护第三绝缘层7，避免第三绝缘层7在蚀刻凹槽区60和隔断区70的过程遭受破坏；其中，所述垫层和第一ito层8位于同一水平面；
340.s8、在所述第一ito层8之上制作第四绝缘层9，作为第一中间绝缘层，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层结构等；然后通过蚀刻在公共电极搭接区制备第二通孔50，露出所述第一ito层8上表面；然后通过蚀刻在公共电极搭接区制备第二通孔50，露出所述第一ito层8上表面；
341.s9、在所述第四绝缘层9上对应公共电极搭接区制作第三金属层10，作为触控信号感应线以及公共电极信号线，第三金属层10可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层10还可以使用夹层式结构如ti/al/ti、al/ti、al/mo、mo/al/mo等；且所述第三金属层10通过所述第二通孔50和第一ito层8相连接；
342.s10、在所述第三金属层10上制备第五绝缘层20，作为第二中间绝缘层，优化触控信号线设计空间及触控信噪比，制备材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层等结构；
343.然后在所述第一穿孔处通过蚀刻工艺进一步制备出第二穿孔，第二穿孔向下穿过第五绝缘层及第二绝缘层6，露出漏极区的第二金属层5上表面，形成第三通孔80；
344.然后在所述第五绝缘层20上，且对应于所述垫层40上方蚀刻出凹槽区60和隔断区70，其中，0＜所述凹槽区60的深度≤第五绝缘层20的厚度；0＜所述隔断区70的深度≤第五绝缘层20的厚度；
345.s11、利用ito透明导电材料制备第二ito层30，作为像素电极，并通过所述第三通孔80与漏极区的第二金属层5相连，即通过第三通孔80与漏极53相连。
346.有益效果：通过在第五绝缘层20上开设所述凹槽区60和隔断区70，将第五绝缘层20整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
347.实施例八：
348.如图15所示，本实用新型一种基于氧化物薄膜晶体管阵列基板的ffs-lcd，包括：
349.基板1，
350.薄膜晶体管区400，设于所述基板1上；
351.走线区/无效区500，设于所述基板1上，并和所述薄膜晶体管区400位于同一水平
面上；
352.平坦层600，设于所述薄膜晶体管区400和走线区/无效区500上；
353.第一ito层8，设于所述平坦层600上；
354.中间绝缘层700，设于所述第一ito层8上；
355.第二ito层30，设于所述中间绝缘层700上；
356.pi绝缘层800，设于所述第二ito层30上，并在薄膜晶体管区400上方设于凹槽区60，在tft与tft之间的无效区设有隔断区70；
357.液晶层900，设有所述pi绝缘层800上；
358.彩膜基板1000，设于所述液晶层900上。
359.有益效果：在pi绝缘层800上设置凹槽区60和隔断区70，将显示面板的应力进行碎片化，从而降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
360.虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。