一种基于QFN外形的GaN半导体封装框架的制作方法

一种基于qfn外形的gan半导体封装框架
技术领域
1.本实用新型属于芯片封装领域，尤其是涉及一种基于qfn外形的gan半导体封装框架。


背景技术：

2.氮化镓制成的mosfet由于自身性质，通常被用于高电压、大流量的工作电路中，但是由于在工作中会产生大量的热量，对电子器件自身的性能造成影响，因此氮化镓mosfet在封装过程中更需要考虑自身以及设备的散热问题，现有的封装技术，封装内部的mosfet往往通过针脚与外界连接，不利于产品散热，而且在框架的生产以及产品封装过程中，要对框架进行合理设计，提高产品利用率，同时防止封装后框架与环氧树脂结合不牢靠，影响产品可靠性。


技术实现要素：

3.有鉴于此，本实用新型旨在提出一种基于qfn外形的gan半导体封装框架，以提高产品封装后的可靠性，同时提高散热效率。
4.为达到上述目的，本实用新型的技术方案是这样实现的。
5.一种基于qfn外形的gan半导体封装框架，包括框架本体，其内置有基料，基料被分隔为多个芯片搭载模块，每个芯片搭载模块包括基岛和置于基岛一侧的栅极管脚和漏极管脚，且所述基岛、栅极管脚和漏极管脚之间留有间隙，每相邻的两个芯片搭载框架之间设有连接条，所述栅极管脚和漏极管脚分别通过自身外侧的第二连接头与连接条连接形成一整体，所述基岛两侧分别通过自身两侧的第一连接头与连接条连接成为一整体。
6.进一步的，每两个第一连接头之间形成锁胶槽口。
7.进一步的，所述漏极管脚靠近基岛一端向栅极管脚方向延伸出加强连接脚。
8.进一步的，所述栅极管脚靠近基岛一端向漏极管脚方向延伸出加强连接脚。
9.进一步的，所述连接条与第一连接头和/或第二连接头相对应的位置开有破损孔。
10.进一步的，所述栅极管脚和漏极管脚包括电连接部和暴露部，所述电连接部表面通过半蚀刻处理，且所述电连接部的宽度大于暴露部的宽度。
11.进一步的，所述基岛边缘设有匚形的半蚀刻区域。
12.进一步的，所述第一连接头和第二连接头通过半蚀刻处理。
13.进一步的，所述基岛进行匚形半蚀刻区域的表面与栅极管脚和漏极管脚的暴露部上设有银电镀层。
14.相对于现有技术，本实用新型所述的一种基于qfn外形的gan半导体封装框架具有以下优势：
15.本实用新型采用连接条将加工后的基料形成的基岛和管脚连接形成一整体，防止芯片搭载模块散落，以便于mosfet与基岛和管脚之间实现电连接以及利用环氧树脂进行封装，采用在栅极管脚和漏极管脚上设置较宽的电连接部和暴露部，以保证mosfet与管脚之
间具有足够的电连接面积，同时通过管脚自身，将热量传递到暴露部进行散热，提高散热效率，降低器件温度，提高产品安全性。
附图说明
16.构成本实用新型的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
17.图1为框架整体结构示意图；
18.图2为框架本体内部芯片搭载框架分布示意图；
19.图3为芯片搭载框架与连接条配合示意图；
20.图4为芯片搭载框架结构示意图；
21.图5为芯片搭载框架电镀层示意图。
22.附图标记说明：
23.1-框架本体；11-分隔条；12-长圆孔；2-芯片搭载框架；21-基岛；25-第一连接头；22-栅极管脚；231-加强连接脚；23-漏极管脚；233-电连接部；232-暴露部；26-第二连接头；24-锁胶槽口；3-连接条；31-破损孔；4-电镀层。
具体实施方式
24.需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。
25.在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
26.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本实用新型中的具体含义。
27.下面将参考附图并结合实施例来详细说明本实用新型。
28.如图1和图2所示，本实用新型所述的基于qfn外形的gan半导体封装框架，包括多个并排设置的金属框架本体1，每相邻的两个框架本体1之间，设有分隔条11，沿分隔条11的长度方向开有长圆孔12，在工作中，操作者可以通过分隔条11进行弯折，以便于对框架本体1进行加工，设有一个每个框架本体1内置有基料，在本实施例中，基料为填充满框架本体1内部的铜片，在加工过程中，基料被矩阵分隔为多个芯片搭载框架2，在封装过程中，将所需
要的芯片固定在芯片搭载框架2上，并将芯片的各个针脚与芯片搭载框架2的管脚电连接，利用环氧树脂进行整体封装，从而得到多个封装后的电器产品。
29.结合图3和图4所示，每个芯片搭载框架2包括基岛21和置于基岛21一侧的栅极管脚22和漏极管脚23，且在本实施例中，基岛21为源极管脚，且所述基岛21、栅极管脚22和漏极管脚23之间留有间隙，防止栅极、漏极和源极之间连电，为了在封装之前使得每个芯片搭载框架2连接为一整体，在框架本体1内，设有多根连接条3，且连接条3呈网状分布，具体的，在每相邻的两个芯片搭载框架2之间设有一根连接条3。所述基岛21、栅极管脚22和漏极管脚23分分别与连接条3固接，具体的，所述基岛21沿外侧边缘先外延伸出第一连接头25，结合图所示，所述基岛21通过第一连接头25与自身两侧和顶部的连接条3连接形成一整体，所述栅极管脚22和漏极管脚23的外侧分别通过第二连接头26与自身侧方和底部的连接条3固接形成一整体，且在相邻的第一连接头25、第二连接头26之间，连接头与管脚或基岛21包围形成锁胶槽口24，使得芯片搭载框架2正反两面的环氧树脂在进入锁胶槽口24后形成一整体，从而增强环氧树脂与芯片搭载框架2连接的可靠性，防止环氧树脂、芯片和芯片搭载框架2散落。
30.为了便于在封装之后进行分隔，形成最终产品，在连接条3上开设有多个破损孔31，从而降低连接条3的强度，同时防止分割之后，第一连接头25与第二连接头26通过连接条3连接，导致源极和栅极或漏极电连接，具体的，所述破损孔31的位置与第一连接头25和第二连接头26相对应。为了进一步增强管脚与环氧树脂的连接可靠性，所述漏极管脚23可以在靠近基岛21一端向栅极管脚22方向延伸出加强连接脚231，或者根据布局需要，子啊栅极管脚22靠近基岛21一端向漏极管脚23方向延伸出加强连接脚231。
31.结合图4所示，为了便于封装后的产品散热，本实施例中的基岛21、漏极管脚23和栅极管脚22均可以达到散热效果，所述栅极管脚22和漏极管脚23包括电连接部233和暴露部232，所述电连接部233的背面通过半蚀刻处理，以使得在封装过程中环氧树脂将电连接部233包裹在产品内部，确保产品封装后的可靠性，同时使得暴露部232的表面暴露在产品外部，通过暴露部232与电路板的预定位置进行电连接，同时通过暴露部232散热，保证了散热面积。
32.所述基岛21边缘设有匚形的半蚀刻区域，以使得环氧树脂将基岛21边缘包裹在产品内部，对基岛21进行固定，同时使得基岛21中部的大面积暴露在产品外部，通过基岛21与芯片直接连接吸收芯片产生的热量，以便于产品通过基岛21散热。
33.所述第一连接头25和第二连接头26通过半蚀刻处理，从而使得环氧树脂将第一连接头25和第二连接头26包裹在产品内部，同时通过第一连接头25和第二连接头26的端部将产品内部的热量传递至产品外部，便于产品散热。
34.如图5所示，所述基岛21进行匚形半蚀刻区域的表面与栅极管脚22和漏极管脚23的暴露部232上设有银电镀层4，以提高产品在使用过程中的导电性能。
35.本实用新型所述的基于qfn外形的gan半导体封装框架，在使用中，将氮化镓芯片固定在基岛21上，之后通过打线工艺将芯片的针脚与框架的各个管脚连接，并通过环氧树脂封装，将芯片和线固定在产品内部，防止芯片与框架松脱，且基岛21中部、栅极管脚22和漏极管脚23的暴露部232置于产品外部，以便于产品与电路板连接，通过基岛21中部、栅极管脚22和漏极管脚23的暴露部232进行散热，降低产品温度。
36.以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。