一种碳化硅非均匀混合P+结构的肖特基结势垒二极管的制作方法

一种碳化硅非均匀混合p+结构的肖特基结势垒二极管
技术领域
1.本实用新型涉及一种碳化硅非均匀混合p+结构的肖特基结势垒二极管。


背景技术：

2.在碳化硅肖特基结势垒二极管器件中，二极管的性能表现很大程度上依赖于版图设计。当前碳化硅肖特基结势垒二极管器件的主流器件中，p+注入区均设计为单一的条状或点状，p+注入区的面积并未完全被利用，导致器件内部空间浪费。
3.为了提高器件内部空间的利用率，很多专利改变了p+注入区的元胞结构，如公开号为：cn114284343a一种适用于高温环境的碳化硅结势垒肖特基二极管，通过方形注入区和条形注入区形成p+区，条形注入区交错均匀分布在p+区内，方向注入区同样均布在条形注入区之间但相互不接触，其虽然通过该方式提高了p+区的面积利用率增加了肖特基的接触区域，但由于p+区是阻止电流通过的区域，相同结构的p+注入区，每个区域的电流大小相同，但在p+区中心区域问题不容易散出，在电流较大时，p+区中心区域部分温度提升速度加剧，导致器件温度急剧升高，从而损坏器件，限制器件的可靠性。


技术实现要素：

4.为解决上述技术问题，本实用新型提供了一种碳化硅非均匀混合p+结构的肖特基结势垒二极管。
5.本实用新型通过以下技术方案得以实现。
6.本实用新型提供的一种碳化硅非均匀混合p+结构的肖特基结势垒二极管，包括依次叠层设置的金属化阴极、n+衬底、外延区；多个p+ring区和多个p+区设置在外延区的上层，多个p+区的上端通过金属化阳极覆盖，多个p+ring区的顶部及p+区相邻于p+ring区的部分顶部被氧化硅层覆盖，氧化硅层的上端面覆盖有聚酰亚胺层。
7.所述p+区包括第一条状元胞区、点状元胞区、第二条状元胞区，所述第一条状元胞区设置在p+区的中心，点状元胞区设置在p+区的角上，第二条状元胞区设置在p+区的边缘。
8.所述p+区、第一条状元胞区、点状元胞区、第二条状元胞区整体呈方形。
9.所述第一条状元胞区中元胞的宽度和间距均大于第二条状元胞区中元胞的宽度和间距。
10.所述点状元胞区中的元胞为方形。
11.本实用新型的有益效果在于：通过在器件的p+区采用非均匀混合p+离子注入区结构改善了电流量在器件内的分布，提高器件的抗浪涌能力，在不减小正向导通电阻的前提，减小反向漏电流；在器件正向导通时，使更多的电流通过散热能力较强的器件四周区域，更少的电流通过散热能力较差的中间区域，从而避免热量在散热能力较差的的区域集中而损伤器件。
附图说明
12.图1是本实用新型的结构示意图；
13.图2是本实用新型的p+区离子注入结构示意图；
14.图3是本实用新型的p+区中部离子注入结构示意图；
15.图4是本实用新型的p+区四角离子注入结构示意图；
16.图5是本实用新型的p+区四边离子注入结构示意图；
17.图6是本实用新型的二极管发热示意图；
18.图中：1-n+衬底，2-n-外延区，3-p+ring区，4-p+区，41-第一条状元胞区，42-点状元胞区，43-第二条状元胞区，5-金属化阳极，6-氧化硅层，7-聚酰亚胺层，8-金属化阴极。
具体实施方式
19.下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。
20.实施例1：一种碳化硅非均匀混合p+结构的肖特基结势垒二极管，包括依次叠层设置的金属化阴极8、n+衬底1、外延区2；衬底材料为4h sic，厚度为350
±
25μm，衬底电阻率为(0.012-0.025)ω/cm，n型外延区厚度为11μm，掺杂浓度为8.5e15/cm3，多个p+ring区3和多个p+区4设置在外延区2的上层，多个p+区4的上端通过金属化阳极5覆盖，多个p+ring区3的顶部及p+区4相邻于p+ring区3的部分顶部被氧化硅层6覆盖，氧化硅层6的上端面覆盖有聚酰亚胺层7。
21.p+区4大小为3.8mm*3.8mm，包括第一条状元胞区41，元胞比例为2:3(μm)，元胞区域的尺寸为2.52mm*2.52mm，点状元胞区42，元胞面积为1(μm2)，元胞区尺寸为0.63mm*0.63mm，第二条状元胞区43，元胞区比例为2:5(μm)，元胞区尺寸为0.63mm*2.52mm；第一条状元胞区41设置在p+区4的中心，点状元胞区42设置在p+区4的角上，第二条状元胞区43设置在p+区4的边缘。
22.所述p+区4、第一条状元胞区41、点状元胞区42、第二条状元胞区43整体呈方形。
23.所述第一条状元胞区41中元胞的宽度和间距均大于第二条状元胞区43中元胞的宽度和间距。
24.所述点状元胞区42中的元胞为方形。
25.上述碳化硅非均匀混合p+结构的肖特基结势垒二极管通过以下步骤制造：
26.1、使用4h sic制作厚度为350
±
25μm，衬底电阻率为0.012-0.025ω/cm的n+衬底1，n+衬底1上生长厚度为11μm，掺杂浓度为8.5e15/cm3的外延区2；
27.2、在外延区2上生长牺牲氧化层，后除去牺牲氧化层并清洗，热氧化生长厚度为1.5μm的场氧化层；
28.3、在外延区2上端面对应p+区和p+ring区处对场氧化层进行氧化层光刻，加工出p+区及p+ring区注入窗口；
29.4、进行p+区及p+ring区铝注入，离子浓度和注入能量依次为7e14cm-2
和250kev、4.5e14cm-2
和150kev、3.2e14cm-2
和80kev、1.8e14cm-和30kev然后进行p区和p+ring区退火激活，形成p+区4和p+ring区3；
30.5、去除表面场氧化层后依次溅射生长厚度为的ti、厚度为的tin、4μm厚的alcu形成金属化阳极5，然后将p+ring区3上方的肖特基金属光刻去除；
31.6、在p+ring区3和金属化阳极5表面利用pecvd进行二氧化硅钝化层生长，生长厚度为1.2μm，进行二氧化硅钝化层光刻，干法刻蚀去除二氧化硅，氧化硅层6钝化层；
32.7、进行聚酰亚胺钝化层涂覆，厚度约为4μm；
33.8、进行背面减薄工艺，进行背面金属化，依次溅射钛、镍、银，其厚度分别为0.2
±
0.01um/0.3
±
0.1um/2.0
±
0.1um。
34.实施例2，一种碳化硅非均匀混合p+结构的肖特基结势垒二极管，包括依次叠层设置的金属化阴极8、n+衬底1、外延区2；衬底材料为4h sic，厚度为350
±
25μm，衬底电阻率为(0.012-0.025)ω/cm，n型外延区厚度为11μm，掺杂浓度为8.5e15/cm3，多个p+ring区3和多个p+区4设置在外延区2的上层，多个p+区4的上端通过金属化阳极5覆盖，多个p+ring区3的顶部及p+区4相邻于p+ring区3的部分顶部被氧化硅层6覆盖，氧化硅层6的上端面覆盖有聚酰亚胺层7。
35.p+区4大小为3.8mm*3.8mm，包括第一条状元胞区41，元胞比例为2:3(μm)，元胞区域的尺寸为2.52mm*2.52mm，点状元胞区42，元胞面积为1(μm2)，元胞区尺寸为0.63mm*0.63mm，第二条状元胞区43，元胞区比例为2:5(μm)，元胞区尺寸为0.63mm*2.52mm；第一条状元胞区41设置在p+区4的中心，点状元胞区42设置在p+区4的角上，第二条状元胞区43设置在p+区4的边缘。
36.所述p+区4、第一条状元胞区41、点状元胞区42、第二条状元胞区43整体呈方形。
37.所述第一条状元胞区41中元胞的宽度和间距均大于第二条状元胞区43中元胞的宽度和间距。
38.所述点状元胞区42中的元胞为方形。
39.上述碳化硅非均匀混合p+结构的肖特基结势垒二极管通过以下步骤制造：
40.1、使用4h sic制作厚度为350
±
25μm，衬底电阻率为0.012-0.025ω/cm的n+衬底1，n+衬底1上生长厚度为11μm，掺杂浓度为8.5e15/cm3的外延区2；
41.2、在外延区2上生长牺牲氧化层，后除去牺牲氧化层并清洗，热氧化生长厚度为1.5μm的场氧化层；
42.3、在外延区2上端面对应p+区和p+ring区处对场氧化层进行氧化层光刻，加工出p+区及p+ring区注入窗口；
43.4、进行p+区及p+ring区铝注入，离子浓度和注入能量依次为8.0e14cm-2
和350kev、5.2e14cm-2
和220kev、4.0e14cm-2
和120kev、2.5e14cm-2
和55kev然后进行p区和p+ring区退火激活，形成p+区4和p+ring区3；
44.5、去除表面场氧化层后依次溅射生长厚度为的ti、厚度为的tin、4μm厚的alcu形成金属化阳极5，然后将p+ring区3上方的肖特基金属光刻去除；
45.6、在p+ring区3和金属化阳极5表面利用pecvd进行二氧化硅钝化层生长，生长厚度为1.2μm，进行二氧化硅钝化层光刻，干法刻蚀去除二氧化硅，氧化硅层6钝化层；
46.7、进行聚酰亚胺钝化层涂覆，厚度约为4μm；
47.8、进行背面减薄工艺，进行背面金属化，依次溅射钛、镍、银，其厚度分别为0.2
±
0.01um/0.3
±
0.1um/2.0
±
0.1um。
48.实施例3，一种碳化硅非均匀混合p+结构的肖特基结势垒二极管，包括依次叠层设置的金属化阴极8、n+衬底1、外延区2；衬底材料为4h sic，厚度为350
±
25μm，衬底电阻率为
(0.025)ω/cm，n型外延区厚度为11μm，掺杂浓度为8.5e15/cm3，多个p+ring区3和多个p+区4设置在外延区2的上层，多个p+区4的上端通过金属化阳极5覆盖，多个p+ring区3的顶部及p+区4相邻于p+ring区3的部分顶部被氧化硅层6覆盖，氧化硅层6的上端面覆盖有聚酰亚胺层7。
49.p+区4大小为3.8mm*3.8mm，包括第一条状元胞区41，元胞比例为2:3(μm)，元胞区域的尺寸为2.52mm*2.52mm，点状元胞区42，元胞面积为1(μm2)，元胞区尺寸为0.63mm*0.63mm，第二条状元胞区43，元胞区比例为2:5(μm)，元胞区尺寸为0.63mm*2.52mm；第一条状元胞区41设置在p+区4的中心，点状元胞区42设置在p+区4的角上，第二条状元胞区43设置在p+区4的边缘。
50.所述p+区4、第一条状元胞区41、点状元胞区42、第二条状元胞区43整体呈方形。
51.所述第一条状元胞区41中元胞的宽度和间距均大于第二条状元胞区43中元胞的宽度和间距。
52.所述点状元胞区42中的元胞为方形。
53.上述碳化硅非均匀混合p+结构的肖特基结势垒二极管通过以下步骤制造：
54.1、使用4h sic制作厚度为350
±
25μm，衬底电阻率为0.012-0.025ω/cm的n+衬底1，n+衬底1上生长厚度为11μm，掺杂浓度为8.5e15/cm3的外延区2；
55.2、在外延区2上生长牺牲氧化层，后除去牺牲氧化层并清洗，热氧化生长厚度为1.5μm的场氧化层；
56.3、在外延区2上端面对应p+区和p+ring区处对场氧化层进行氧化层光刻，加工出p+区及p+ring区注入窗口；
57.4、进行p+区及p+ring区铝注入，离子浓度和注入能量依次为8.5e14cm-2
和2380kev、5.5e14cm-2
和250kev、4.2e14cm-2
和140kev、2.8e14cm-2
和70kev然后进行p区和p+ring区退火激活，形成p+区4和p+ring区3；
58.5、去除表面场氧化层后依次溅射生长厚度为的ti、厚度为的tin、4μm厚的alcu形成金属化阳极5，然后将p+ring区3上方的肖特基金属光刻去除；
59.6、在p+ring区3和金属化阳极5表面利用pecvd进行二氧化硅钝化层生长，生长厚度为1.2μm，进行二氧化硅钝化层光刻，干法刻蚀去除二氧化硅，氧化硅层6钝化层；
60.7、进行聚酰亚胺钝化层涂覆，厚度约为4μm；
61.8、进行背面减薄工艺，进行背面金属化，依次溅射钛、镍、银，其厚度分别为0.2
±
0.01um/0.3
±
0.1um/2.0
±
0.1um。
62.通过仿真发现，如图6所示，器件的四个角散热最好，因此流过更大的电流，而四个角之外的四个边，温度高于四个角，因此流过电流稍低，而器件中央的散热最差，因此温度最高，电流最低。
63.而本技术设计的三种不同肖特基区域的元胞，分别位于器件中央，器件的四个角和四个边，中央区域的条状元胞宽度和间距均最大，边缘的条状元胞宽度和间距均变小，而四个角上的点状元胞最密集，符合元件热条件，最大程度上与温度分布匹配，时器件获得更好的特性。