专利名称：用于准确地转换非均匀厚度光刻胶层中的潜像的工艺的制作方法
技术领域：
本发明涉及半导体集成电路器件的生产技术，尤其是涉及在生产半导体集成电路器件(如半导体动态随机存取存储器)期间用于准确地转换非均匀厚度光刻胶层中的潜像的工艺。
图1A到图1C描述了半导体动态随机存取存储器件的生产工艺的典型实例。现有技术的工艺以准备P-型硅基片1开始。在P型硅基片的主表面上选择生长400纳米厚的场氧化层，并确定有源区。有源区被选择指定给存储单元和外围电路电路组件。图1A到图1C示出了被指定给存储单元的有源区。
对指定给存储单元的有源区进行热氧化，并在有源区上生长栅氧化层。在栅氧化层上制作栅电极的图形，将n型掺杂杂质植入有源区从而在每个有源区中形成一对源极区3及漏极区。图1A到1C示出沿与源极区垂直的截面在不同步骤的半导体结构。为此，图1A到1C中未示出栅氧化层、栅电极、及漏极区。栅氧化层，栅电极，源极区3及漏极区作为一个整体形成每个存储单元的n沟道增强型存取晶体管4。
随后，在所形成的半导体结构的整个表面上沉积500纳米厚的硼-磷-硅玻璃，并用光刻技术及腐蚀在硼-磷-硅玻璃层5内形成位接孔(未示出)。漏极区分别暴露出位接孔。在所形成的半导体结构的整个表面上沉积硅化钨。硅化钨填充位接孔，并在硼-磷-硅玻璃层5上形成200纳米厚的硅化钨层。硅化钨层被选择蚀掉，并如图1A所示在硼-磷-硅玻璃层5上制作位线6图形。
接着，硼-磷-硅玻璃被沉积到半导体结构的整个表面上，并形成500纳米厚的硼-磷-硅玻璃层7。使用光刻胶技术并腐蚀，在硼-磷-硅玻璃层5及7内形成节点接孔8，源极区3暴露出节点接孔8。在此情况下，节点接孔8的直径为0.4微米。
接着，在所形成的半导体结构的整个表面上沉积多晶硅。多晶硅填充节点接孔8，并在硼-磷-硅玻璃层7的上面形成500纳米厚的多晶硅层。用光刻技术及腐蚀，多晶硅层被制作成图1B中所示的存储器电极。存储器电极9被保持与n-沟道增强型存取晶体管4的源极区相接触。
接着，在所形成的半导体结构的整个表面上沉积7纳米厚的氮化硅，并用氮化硅的介电层10覆盖存储器电极9。
最后，在所形成的半导体结构的整个表面上沉积200纳米厚的多晶硅，并形成多晶硅层，用光刻技术及腐蚀对多晶硅层制作图形，计数器电极11被留在介电层10上。存储器电极9，介电层10及计数器电极11组合形成层叠式电容器12。
下面参考图2A到2D对形成存储器节点接头8及形成存储器电极9的步骤进行描述。在沉积完硼-磷-硅玻璃层7后，光刻胶溶液喷到硼-磷-硅玻璃层7上，并烘干，从而硼-磷-硅玻璃层21如图2A所示，被光刻胶层21覆盖。光刻胶层21的平均厚度为1微米。然而，光刻胶层21的厚度不固定。中心区域上的光刻胶层21比周边部分的厚。事实上，中心区域上的厚度d0与周边区域上的厚度d1存在差别，厚度d0比厚度d1大20纳米。
P型硅基片1被放置在校准器的X-Y平台上，并通过光掩膜(未示出)被光辐射曝光。节点接孔8的图像被从光掩膜转换到光掩膜层21。节点接孔8的潜像形成于光刻胶层21内。潜像被显影，而光刻胶层21通过显影剂被制作为光刻胶蚀刻掩膜。使用此光刻胶蚀刻掩膜，硼-磷-硅玻璃层7/5被选择蚀刻掉，并如图2B所示，节点接孔8形成在硼-磷-硅玻璃层5/7内。因此，通过光刻技术形成光刻胶蚀刻掩膜，并用蚀刻技术形成节点接孔8。
对存储器电极9同样需要光刻技术及蚀刻技术。如图2B所示，在所形成的半导体结构的整个表面上沉积多晶硅。多晶硅填充节点接孔8，并形成500纳米厚的多晶硅层22。光刻胶溶液被喷到多晶硅层22上，并烘干，从而1微米厚的光刻胶层23覆盖了多晶硅层层22(如图2C所示)。
光刻胶层23的厚度同样不固定。中心层上的光刻胶层23的厚度比周边区域的厚。中心区域上的厚度d0比周边区域上的厚20纳米。由于周边区域上的硼-磷-硅玻璃层7与存储单元上的硼-磷-硅玻璃层7间不好的台阶覆盖造成非均匀的光刻胶层21/23。
P型硅基片1被放置在校准器的X-Y平台上，并通过光掩膜(未示出)被光辐射曝光。存储器电极9的图像被从光掩膜转换到光刻胶层23。存储器电极9的潜像形成于光刻胶层23内。潜像被显影，而光刻胶层23通过显影剂被制作为光刻胶蚀刻掩膜。使用此光刻胶蚀刻掩膜，多晶硅层22被选择蚀刻掉，存储器电极9形成在硼-磷-硅玻璃层7上，如图2D所示。因此，通过光刻技术形成光刻胶蚀刻掩膜，并用蚀刻技术形成存储器电极9在光线将图像从光掩膜转换到光刻胶层21/23时，光线入射到光刻胶层的上表面，并通过光刻胶层传播到光刻胶层21/23及硼-磷-硅玻璃/多晶硅层7/22间的边界。光线在边界上反射，光线及反射在光刻胶层21/23中产生驻波。光刻胶层21/23被感光，并溶解于显影液中。驻波大大的影响感光，并改变光刻胶层21/23的溶解区域。
图3示出驻波对感光的影响。曲线PL1代表将被制作图形的光刻胶的厚度与空间图形上的溶解区宽度间的关系。另一方面，曲线PL2代表光刻胶层的厚度与线路图形上的非溶解区宽度间的关系。曲线PL1和曲线PL2由于驻波的影响是波浪形的。然而曲线PL2与曲线PL1相差180度。由曲线PL1/PL2所代表的光刻胶特性在后面用“感光特性”代表。
当用于节点接触孔8的图形被转换到光刻胶层21时，溶解区沿曲线PL1变化，并确定节点接孔8。另一方面，当用于存储器电极9的图形被转换到光刻胶层23时，非溶解区沿曲线PL2变化，并确定存储区电极9。
在实际的生产工艺中，生产者在曲线PL1的最小点厚度处设计用于接触孔的光刻胶层，这是因为不管实际厚度与目标厚度的偏差多大，接触孔都能到达目标层。在形成节点接孔8的步骤中，生产者将厚度d0定位在最小点MIN1周边区域上的光刻胶层21比中心区域上的薄，并相应的，不可避免的将厚度d1从最小点移到曲线PL！的点P1。其结果，中心区域的节点接孔8的宽度为W1，而周边区域中的节点接孔8的宽度为W2。换句话说，周边区域中的接点接孔8固有的比中心区域中的接孔8宽。宽度W1与宽度W2的差在40纳米的量级。
光刻胶层23的厚度与光刻胶层21的厚度一样，中心区域上的光刻胶层23的厚度d0位于曲线PL2的最大点MAX1。因此，中心区域上的存储器电极9的厚度为W3。如上所述，周边区域上的光刻胶层23比中心上的薄，周边区域上的厚度从最大点MAX1移到点P2。其结果，周边区域上的存储器电极9的宽度W4比W3小40纳米。
因此，即使生产商适当的设计节点接孔8与相关的存储器电极间的余量MG，周边区域上的余量减少40纳米。虽然余量MG在4兆位动态随机存取存储器件中为250纳米，余量MG已随设计原则一起被减少。在0.4微米的设计原则下设计16兆位的动态随机存取存储器件，而余量仅为40纳米。在16兆位的动态随机存取存储器件中，从不忽略周边区域与中心区域间的余量MG的差别，而接触孔图形与电极图形间的错位会导致节点接触孔8与存储器电极9间不需要的间隙。
本发明的一个重要目的是提供一种生产半导体器件的工艺，其在与半导体上的位置无关的情况下不会减少彼此套装的两图形间的余量。
为实现本目的，使光刻胶层彼此间的厚度不同，其差值等于曲线重复周期的一半，其中曲线代表光刻胶的感光特性。
根据本发明的一个方面，用于生产半导体器件的工艺包括如下步骤准备第一半导体结构，并在其上涂上具有感光特性的光刻胶溶液，其中在第一半导体结构之上的感光特性在光驻波中具有周期性且彼此相位不同，从而形成厚度不同的第一光刻胶层，将第一光刻胶层曝光带有光辐射的第一图象，其中的光辐射用于沿至少一条曲线改变感光特性，从而在第一光刻胶层中形成第一潜像，显影第一潜像，从而第一光刻胶层形成在第一光刻胶掩膜中，通过用第一光刻胶掩膜对第一半导体结构的第一区域进行第一预定操作，从而第一半导体结构被改进为第二种结构，将光刻胶溶液涂到第二半导体结构上，从而形成厚度不同的第二光刻胶层，且与第一光刻胶层的厚度之差等于循环周期的一半，将第二光刻胶层暴露带有光辐射的第二图象，其中的光辐射用于沿至少一条曲线改变感光特性，从而在第二光刻胶层中形成第二潜像，显影第二潜像，从而第二光刻胶层形成在第二光刻胶掩膜中，通过用第二光刻胶掩膜对第二半导体结构的第二区域进行第二预定操作，第一及第二区域中的一个套在另外一个之中。
通过下面结合相应附图的详细描述将对本发明的特点及优点有更清楚的了解。
图1A到1C用于生产半导体动态随机存取存储器的现有技术工艺的截面示意2A到2D为包含在现有技术工艺中的形成节点接孔及形成存储器节点电极的步骤的截面示意图；图3为由于驻波造成的感光性的变化的示意图；图4为插有存储器电极的节点接孔的截面示意图；图5A到图5F为根据本发明的生产半导体器件的工艺的截面示意图；图6为用于工艺中的一种光刻胶的感光特性的示意图。
图5A到图5F为体现本发明的生产半导体动态随机存取存储器件的工艺的截面示意图。工艺以准备P-型硅基片31开始。在P-型硅基片31的主表面上选择生长400纳米厚的场氧化层32，并限定有源区。将有源区选择分配给存储单元及周边电路的电路部分。分配到存储单元的有源区位于中心区31及中心区与分配给周边电路的区域之间的外围区域31b中。
分配给存储单元的有源区被热氧化，并在有源区上生长栅氧化层。在栅氧化层上制作栅电极图形，将n-型搀杂杂质离子以与栅电极自对准的方式离子植入有源区。N-型杂质在每个有源区形成一对源极区33及漏极区。图5A到5F示出沿与源极区33垂直的截面处于不同步骤的半导体结构的示意图。为此，栅氧化层，栅电极，及漏极区在图5A及图5F中未示出。栅氧化层，栅电极，源极区及漏及区作为一个整体形成每个存储单元的n-型增强型存取晶体管44。
随后，在所形成的半导体结构的整个表面上沉积500纳米厚的硼-磷酸-硅玻璃，并用光刻技术及腐蚀在硼-磷酸-硅玻璃层55内形成位接孔(未示出)。位接孔中分别暴露出漏极区。在半导体结构的整个表面上沉积硅化钨。硅化钨填充位接孔，并在硼-磷酸-硅玻璃层35上形成硅化钨层。硅化钨层被选择蚀刻掉，并如图5A所示，在硼-磷酸-硅玻璃层35上对位线36制作图形。
接着，硼-磷酸-硅玻璃被沉积到所形成半导体结构的整个表面上，并形成500纳米厚的硼-磷酸-硅玻璃层37。在硼-磷酸-硅玻璃层37淀积之后，光刻胶溶液被喷到硼-磷酸-硅玻璃层37上，并烘干从而硼-磷酸-硅玻璃层37如图5B所示被光刻胶层38覆盖。光刻胶层38的平均厚度为1微米。然而，光刻胶层38的厚度不恒定。中心区域31a上的光刻胶层38比周边区域31b上的光刻胶层38厚。中心区域31a上的光刻胶层38被调到d0，厚度d0比周边区域31b上的厚度d1厚20纳米。
P-型硅基片31被放在校准仪(未示出)的X-Y平台上，并通过光掩膜(未示出)用光辐射曝光。用于节点接孔39的图形被从光掩膜转换为光刻胶层38，并在光刻胶层38内形成节点接孔39的潜像。潜像由非溶解区与溶解区间的边界进行限定。光刻胶层38为正性胶型，并部分溶解。换句话说，暴露于光辐射的部分溶解在显影液中。
在驻波存在的情况下，光刻胶具有被感光特性，并用曲线PL11及曲线PL12表示(参见图6)。如果光刻胶用于具有空间图形(如微型接触孔)的光刻胶掩膜，生产者使用图PL11表示的感光特性。另一方面，当光刻胶用于具有线图形的(如微电极)光刻胶掩膜时，生产者使用曲线PL12表示的感光特性。曲线PL11用于接触孔的原因与现有技术的相同。
厚度d0被调节到曲线PL11的最低点，光刻胶层38在中心区域上具有溶解部分。溶解部分的宽度为W1。厚度d1小于厚度d0并为于曲线PL11的点P11。为此，边界区域31b上的溶解部分的宽度为W2。宽度W2大于宽度W1。
潜像被显影，光刻胶层38通过显影剂被制作成光刻胶掩膜图形(未示出)。光刻胶蚀刻掩膜具有开孔，而源极区33上的硼-磷酸-硅玻璃层35/37被暴露到形成在光刻胶蚀刻掩膜中的开孔内。使用光刻胶蚀刻掩膜，硼-磷酸-硅玻璃层37/35被选择蚀刻，并如图5C所示，节点接孔39形成在硼-磷酸-硅玻璃层37/35内，在此情况下，节点接孔39的直径为0.4微米，用于节点接孔39的光刻胶蚀刻掩膜被去除。
对于存储器电极9同样需要光刻技术及蚀刻技术。多晶硅被沉积到所形成的半导体的整个表面上(如图5C所示)。多晶硅填充节点接孔39，并形成500纳米厚的多晶硅层40。光刻胶溶液被喷在多晶硅层40上，并进行烘干，从而如图5D所示用1微米厚的光刻胶层41盖住多晶硅层40。
光刻胶层41的厚度同样不固定。中心区域上的光刻胶层41比周边区域上的光刻胶层厚。用旋涂器将光刻胶溶液涂到多晶硅层40上。下面的因素影响光刻胶层38/41的厚度。这些因素包括旋涂器的旋转，光刻胶的黏度，固态含量百分比及落到半导体结构上的光刻胶溶液量。中心区域上的光刻胶层41厚度为d2，周边区域31上的厚度为d3。设定厚度d2比厚度d3厚20纳米。
曲线PL11/PL12在重复周期T重复。中心区域31a上的光刻胶层41比中心区域31a上的光刻胶层38厚重复周期T的一半(即T/2参见图6)，并相应的，厚度d2位于曲线PL12的下一个最低点处MIN12。其结果，周边区域上的光刻胶层41位于曲线PL11的点P13。
P型硅基片31被放置在校准仪的X-Y台上，并通过光掩膜(未示出)暴露到光辐射中。存储器电极42的图形被从光掩膜转换到光刻胶层42，用于存储器电极42的潜像形成在光刻胶层41中，潜像由暴露到辐射中的溶解区与防止光辐射的非溶解区间的边界进行限定。结果导致周边区域上的非溶解区厚度d3比中心区域上的非溶解区宽，存储器电极42潜像的趋势与节点接孔39的类似。
潜像被显影，光刻胶层41通过显影剂被制作成光刻胶蚀刻掩膜图形(未示出)。用光刻胶蚀刻掩膜，多晶硅层40被选择蚀刻，并如图5E所示，存储器电极42形成在硼-磷酸-硅玻璃层39上。存储器电极42被保持与n沟道增强型存取晶体管34的源极区接触。周边区域31b上的存储器电极42比中心区域31a上的存储器电极42宽40纳米。虽然周边区域31b上的节点接孔39比中心区域上的节点接孔39宽，在节点接孔39与存储器电极42间不会产生空隙，而在指定给存储单元的区域上的余量是恒定的。
接着，在所形成的半导体的整个表面上沉积7纳米厚的氮化硅，并用氮化硅的介电层43覆盖存储器电极42。
最后，在所形成的半导体的整个表面上沉积200纳米厚的多晶硅，并行成多晶硅层。用光刻技术及蚀刻加工多晶硅层，在介电层上留下对电极44。存储器电极42，介电电极43，及对电极44结合形成叠式电容器45，而叠式电容器45与n-沟道增强型存取晶体管34串联。叠式电容器45及n-沟道增强型存取晶体管34结合形成每个存储单元。
在上述实施例中，曲线PL11/PL112至少对应两个曲线，而光刻胶层38/41分别作为第一光刻胶层及第二光刻胶层。
从上面的描述中可以清楚的看出，即使光刻胶层38/41的厚度降低，光刻胶层38与光刻胶层41间的厚度差别给出与节点接孔39和存储器电极42同样的图形趋势，存储器电极42被在指定给存储单元的区域上的节点接孔适配的接受。
虽然已示出并描述了本发明的实施例，对本领域的技术人员而言，所做的各种修改及变化都在本发明的精神及范围之内。
例如，本发明适用于将线图形及空间图形彼此套合的光刻技术中，因此半导体器件并不限于动态随即存储器件。本发明适合于各种的半导体集成电路。
最小点MIN12并不限于与最大点MXA11周期相同。其间的差别可表示为(n+(1/2)周期，其中n是整数。
权利要求
1.用于生产半导体器件的工艺，其特征在于包含如下步骤a)准备第一半导体结构(31/32/3/35/36/37)；b)将光刻胶溶液涂到所述第一半导体结构上，其中光刻胶溶液具有被感光特性，并用在驻波存在下具有周期性的至少两条曲线(P111/PL12)表示，且它们的相位彼此不同，从而形成厚度变化的第一光刻胶层(38)；c)对所述第一光刻胶层(38)曝光成载有光辐射的第一图象，其中光辐射沿至少一条所述曲线改变所述被感光特性，从而在所述第一光刻胶层中形成第一潜像；d)显影所述第一潜像，从而在第一光刻胶掩膜中形成第一光刻胶层；e)通过用所述第一光刻胶掩膜在所述第一半导体结构的第一表面上进行第一预定操作，从而所述第一半导体结构被修改为第二半导体结构(31/32/3/35/36/37/39/40)；f)将所述光刻胶溶液涂到所述半导体结构上，从而形成厚度不同的第二光刻胶层(41)；g)将所述第二光刻胶层(41)曝光成载有光辐射的第二图象，其中所述光辐射沿所述至少两条曲线的另一条改变所述被感光特性，从而在所述第二光刻胶层中形成第二潜像；h)显影所述第二潜像，从而将所述第二光刻胶层形成在第二光刻胶掩膜中；及i)通过用第二光刻胶掩膜在所述第二半导体结构的第二区域上进行第二预定操作，所述第一及第二区域中的一个嵌套在另一个之中，其特征在于所述第二光刻胶层(41)的厚度(d2/d3)与所述第一光刻胶层(38)的厚度(d0/d1)不同，其差值至少等于所述周期性的周期(T)的一半。
2．根据权利要求1所述的工艺，其特征在于在步骤b)在所述第一半导体结构中的内层绝缘结构(35/37)上涂上所述第一光刻(38)，且所述第一预定操作为蚀刻，从而在所述内层绝缘结构中形成孔(39)。
3．根据权利要求2所述的工艺，其特征在于所述孔(39)穿过所述内层绝缘结构，从而电路结构(34)的杂质区(33)暴露在所述孔内。
4．根据权利要求3所述的工艺，其特征在于所述步骤e)包括如下子步骤e-1)选择蚀刻所述内层绝缘结构(35/37)，从而形成所述孔(39)，e-2)去除所述第一光刻胶掩膜(38)；及e-3)将导电材料沉积到所产生的半导体结构上，从而所述第二半导体结构包括形成在所述内层绝缘结构(35/37)上的所述导电材料的导电层(40)。
5．根据权利要求4所述的工艺，其特征在于在所述步骤f)在所述导电层(40)上形成所述第二光刻胶层(41)，且在所述步骤i)进行的所述第二预定操作为蚀刻，从而从所述导电层(40)形成导电带(42)
6．根据权利要求5所述的工艺，其特征在于所述孔及所述导电带为接孔(39)及电极(42)。
7．根据权利要求6所述的工艺，其特征在于所述接孔为节点接孔(39)，而所述电极(42)与介电层(43)及反电极(44)一起形成存储电容器。
8．根据权利要求1所述的工艺，其特征在于至少所述周期的一半可以表示为[n+(1/2)]T，其中n为整数，T是周期。
全文摘要
一种叠层型动态随即存取存储器器件,在内层绝缘层内形成有节点接孔,存储器电极通过节点接孔与存取晶体管的源极区保持接触,用光刻技术及蚀刻制作节点接孔及存储器电极,其中用于节点接孔(d0/d1)光刻胶掩膜的厚度与存储器电极的不同,其差值等于周期性周期的一半,所述周期性代表光刻胶的被感光特性,从而保持两图形间的互相嵌套。
文档编号H01L27/04GK1218983SQ9812518
公开日1999年6月9日 申请日期1998年12月4日 优先权日1997年12月4日
发明者吉田直之 申请人:日本电气株式会社