专利名称：高压屏蔽的制作方法
技术领域：
本发明涉及集成电路，具体来说，涉及具有保护环的电路，所述保护环用于保护灵敏部分免受所述集成电路的其他部分可能的有害影响。更为确切来说，本发明涉及用于保护位于同一个集成电路上的低压灵敏区免受高压区影响的高压(HV)保护环。
屏蔽灵敏电路的常规方法是在这些灵敏区周围设置金属或硅保护环。但是，这种方法始终无法阻止高能粒子在硅表面漂移，因为这些保护环位于隔离钝化顶层的下方。
本发明的目的在于提供一种屏蔽高能粒子的改进方法，从而防止它们对灵敏电路的干扰。
根据本发明的再一个方面，提供一种具有用于保护集成电路的第一区免受所述集成电路的第二区影响的保护环的集成电路；所述集成电路至少具有氧化隔离层，半导体层和钝化层；其中所述保护环包括导电保护环，它穿过所述集成电路的钝化层部分地露出；半导体保护环，它通过至少两个沟槽环与半导体中其余半导体部分隔离，这两个沟槽环分别位于半导体保护环的两侧；以及多个导电元件，用于将导电保护环和半导体保护环以一定间隔进行电连接，其中导电保护环，半导体保护环和导电元件都与地线源头连接。
根据本发明的再一个方面，提供一种保护集成电路的第一区免受所述集成电路第二区影响的方法，其中所述集成电路至少包括氧化隔离层、半导体层和钝化层；所述方法包括在集成电路第一区的周围设置保护环的多个步骤，其中所述保护环又包括半导体保护环，用于将所述集成电路第一区的半导体层与所述集成电路第二区的其余半导体部分隔离；以及导电保护环，用于吸收从第二区析出的任何有害影响并将它们引导至地线。
最好，保护环4还包围位于低压灵敏区2中的任何焊接区5(这些焊接区用于将集成电路与印刷电路板焊接在一起)。
图2显示根据本发明最佳实施例的高压保护环的一部分的详细示意图。所述保护环包括金属保护环6，其一部分穿过集成电路1钝化层的开口7而露出。在金属保护环6的下方，设置隔离的硅环，以便构成硅保护环8。通过两个沟槽环9a和9b使所述硅保护环与其余硅隔离(即，高压和低压硅)，最好这样安排、使得硅保护环8比金属保护环6宽。金属保护环6和硅保护环8通过导电元件10以一定的间隔电连接(图中只示出其中之一)。导电元件10还与低阻抗电压源或地线连接，这意味着金属保护环6和硅保护环8也与所述低阻抗电压源和地线连接。然后通过金属连接件(未显示)连接到焊接区(也未显示)，从而所述焊接区就与印刷电路板上的地线或低阻抗电压源连接。
围绕集成电路1的周边设置，另一个沟槽11(常见于绝缘体基外延硅IC上)和耐划线金属(metal-in-scribe)12。但是，这些特征对于本发明不是必需的。
图3是垂直于保护环一般长度方向截取的截面图，显示了根据本发明最佳实施例的结构的更为详细示意图。如上所述，它包括穿过其钝化层13的缝隙暴露在集成电路1表面的金属保护环6。位于金属保护环6下方的是硅保护环8。这由氧化硅沟槽16分别与硅的高压区14和低压区15隔离。每个氧化硅沟槽16从下方层21(一般由硅玻璃制成且用于使表面平化以及隔离各个金属层)向下延伸到氧化绝缘层17。即，这些沟槽从外延层或硅的顶部向下延伸到氧化绝缘层17，在氧化绝缘层17下面为集成电路1的基片20。隔离硅的这个区域构成了硅保护环8。
金属保护环6和硅保护环8以一定间隔进行电连接。每处连接包括与硅保护环8接触的金属连接片18。金属连接片18通过通路19与金属保护环6连接。所述保护环包括多个这种由相应的金属连接片18和通路19构成的连接，沿金属和硅保护环6和8的长度方向，这些连接最好以大约100μm的间隔隔开。连接在一起的金属保护环6和硅保护环8还与低阻抗电压源或地线连接。
集成电路1的一个区域3中存在高电压可能会导致高能粒子在所述器件的表面上迁移。保护环的存在意味着，如果这些粒子移向所述集成电路的低压区，则它们会接触到穿过钝化层13而露出的金属区。它们会被吸引到此处，且它们的电荷被传导到地线。这样，防止了这些粒子移动到低压区而可能导致击穿的问题或影响MOS装置的性能。隔离硅保护环8还有助于隔离高压区和低压区。
图4是所述屏蔽的平面图，详细说明了硅保护环和最佳尺寸规格。金属保护环6宽度最好约为8μm，穿过钝化层13露出的部分约为3μm。最好这样设置氧化沟槽16，使得硅保护环比金属保护环6宽4μm。
外延(EPI)触点22(最好为约1.2μm×约1.2μm)是硅保护环8(外延层)和金属连接片18(最好约3.6μm×7.2μm)的连接点。通路19(最好为约1.6μm×约1.6μm)是金属连接片18和金属保护环6之间的连接点。在金属连接片18之下是源漏(SD)n+扩散区24(最好为约2.8μm×约2.8μm)，使得能够与仅轻掺杂的(-n)硅保护环8(外延层)低阻抗连接。总之，硅保护环8通过EPI触点22与金属连接片18连接。金属连接片18又通过通路19与金属保护环6连接。金属保护环6通过金属连接点(未显示)与焊接区(也未显示)连接，焊接区连接到低阻抗电压源或地线。
虽然附图中显示的最佳实施例使用“环”形屏蔽，但是也可以采用包围集成电路灵敏区的任何其他形状。
所期望屏蔽的结构需要一种用沟槽隔离的SOI(绝缘体基外延硅)加工工艺。
最后，虽然已经描述了由“硅”和“金属”制成的保护环，但是也可以采用其他等效的替代物替代，例如，硅保护环采用其他半导体材料，而金属保护环采用其他导体(如多晶硅)。
权利要求
1．一种用于保护集成电路的第一区域不受所述集成电路第二区域影响的保护环，所述集成电路至少具有氧化绝缘层、半导体层和钝化层，其中所述保护环包括导电保护环，它穿过所述集成电路的所述钝化层而部分露出；半导体保护环，它通过至少两个沟槽环与所述半导体层的其余半导体部分隔离，所述两个沟槽环分别位于所述半导体保护环的两侧；多个导电元件，用于按一定间隔将所述导电保护环和所述半导体保护环电连接，所述导电保护环、半导体保护环以及各导电元件都被连接到地线源点。
2．根据权利要求1的保护环，其特征在于所述集成电路的第一区域包括低压电路，而所述第二区域包括高压电路。
3．根据权利要求1或2的保护环，其特征在于所述导电保护环约8μm宽，穿过所述钝化层露出的部分约为3μm。
4．根据前面任何一个权利要求的保护环，其特征在于所述半导体保护环约12μm宽。
5．根据前面任何一个权利要求的保护环，其特征在于隔离所述半导体保护环的所述沟槽约1μm宽。
6．根据前面任何一个权利要求的保护环，其特征在于所述各导电元件之间的间距约为100μm。
7．根据任何一个权利要求的保护环，其特征在于所述半导体为硅。
8．根据任何一个权利要求的保护环，其特征在于所述导体保护环由金属制成。
9．一种基本上如上文中参照附
图1至4所描述的并且如图1至4中所示的保护环。
10．一种具有保护环的集成电路，所述保护环用于保护所述集成电路的第一区域免受第二区域的影响，所述集成电路至少具有氧化绝缘层、半导体层和钝化层，所述保护环包括导电保护环，它穿过所述集成电路的所述钝化层部分地露出；半导体保护环，它通过至少两个沟槽环与所述半导体层的其余半导体部分隔离，所述两个沟槽环分别位于所述半导体保护环的两侧；多个导电元件，用于将所述导电保护环和所述半导体保护环以一定间隔在多处进行电连接，所述导电保护环、所述半导体保护环以及所述各导电元件都被连接到地线源。
11．根据权利要求10的集成电路，其特征在于所述集成电路的第一区域包括低压电路，而所述第二区域包括高压电路。
12．根据权利要求10或11的集成电路，其特征在于所述导电保护环约8μm宽，穿过所述钝化层露出的部分为约3μm。
13．根据权利要求10至12中任何一个的集成电路，其特征在于所述半导体保护环约12μm宽。
14．根据权利要求10至13中任何一个的集成电路，其特征在于隔离所述半导体保护环的沟槽约1μm宽。
15．根据权利要求10至14中任何一个的集成电路，其特征在于所述各导电元件之间的间距约为100μm。
16．根据权利要求10至15中任何一个的集成电路，其特征在于所述半导体为硅。
17．根据权利要求10至16中任何一个的集成电路，其特征在于所述导电保护环由金属制成。
18．一种基本上如上文中参照附图1至4所描述的并且如图1至4中所示的集成电路。
19．一种保护集成电路的第一区域免受第二区域的影响的方法，其中，所述集成电路至少包括氧化绝缘层、半导体层和钝化层；所述方法包括在所述集成电路的所述第一区域周围设置保护环的步骤，而所述保护环包括半导体保护环，用于将所述集成电路的所述第一区域的半导体层与所述集成电路的所述第二区域的其余半导体部分隔离；以及导电保护环，用于吸引从所述第二个区域析出的任何有害影响，并将其传导到地线。
20．根据权利要求19的方法，其特征在于所述集成电路的所述第一区域包括低压电路，而所述第二区域包括高压电路。
21．根据权利要求19或20的方法，其特征在于所述导电保护环约8μm宽，而穿过所述钝化层露出的部分为约3μm。
22．根据权利要求19至21中任何一个的方法，其特征在于所述硅保护环约12μm宽。
23．根据权利要求19至22中任何一个的方法，其特征在于隔离所述硅保护环的沟槽约1μm宽。
24．根据权利要求19至23中任何一个的方法，其特征在于所述各导电元件之间的间距为约100μm。
25．根据权利要求19至24中任何一个的方法，其特征在于所述半导体为硅。
26．根据权利要求19至25中任何一个的方法，其特征在于所述导电保护环由金属制成。
27．一种基本上如上文中参照附图1至4所描述的并且如图1至4中所示的方法。
全文摘要
一种集成电路具有用于使第一区域(14)(例如,高压区)与第二区域(15)(例如,低压区)隔绝的保护环。所述保护环包括:导电保护环(6)(例如,金属),它穿过集成电路(1)中的钝化层(13)部分地露出;半导体保护环(8)(例如,硅),它通过至少两个沟槽环(16)与半导体的第一和第二区域隔离,两个沟槽环分别位于半导体保护环(8)的两侧。多个导体元件(由金属连接片(18)和通路(19)构成)按照一定间隔在多处将导电保护环(6)和半导体保护环(8)连接。导电保护环(6)、半导体保护环(8)和导电元件都与地线连接。如果高能粒子从第一区域移向第二区域,则它们会被吸引到露出的金属,于是其电荷被传导至地线。
文档编号H01L23/52GK1325545SQ99813029
公开日2001年12月5日 申请日期1999年8月2日 优先权日1998年9月3日
发明者D·米勒斯, R·戈尔德曼 申请人:艾利森电话股份有限公司