应 用中，介电材料111可包括低介电常数介电材料（即恰为或低于二氧化硅的介电常数者） 以减少于邻近金属区域之间的整体寄生电容（parasiticcapacitance)。此外，金属化层 110可包括金属区域，例如以金属线112的形式，其可包括高度导电金属，如铜，与阻障材料 109结合，其依序可包括二或多层，如钽、氮化钽和类似物，以便获得所期望的阻障务和附着 效果。例如，氮化钽可提供增强的附着力于周围的介电材料，而钽可提供优异的铜扩散阻挡 效果并同时赋予金属区域112的铜材料增强的机械稳定性。金属化层110可进一步包括 覆盖层113,其可包括氮化硅、碳化硅、含氮碳化硅和类似物，其中该覆盖层113可于该装置 100的进一步处理期间作用为蚀刻终止层，并且例如，有鉴于不适当的铜扩散和反应性成分 (如氧或氟）与该金属线112中的高度反应性铜材料的任何交互作用，也可限制该金属线 112。
[0038] 此外，于所示的该制造阶段中，于初始阶段中可提供又一金属化层120,换句话说， 介电材料121设有适当的材料特性和期望厚度以便于后续制造阶段中接受通孔开口和沟 槽。例如，于一些应用中，介电材料121可包括具有较低密度的氧化硅材料，例如，以多孔性 结构提供以便获得适度低的介电常数值，因为可能被要求于装置1〇〇的金属化系统中进一 步降低整体信号传播延迟。由氮化钛或类似物形成的硬掩膜材料层122可设于介电材料 121上方，以于后续处理步骤期间保护下层的介电材料121。
[0039] 图1中所示的装置100可基于广为接受的制程技术而形成。例如，可基于广为接 受的制程技术形成电路元件（未图示）以便达成该电路元件在考虑中的技术节点的设计规 则所需的特征尺寸。形成适当接触结构（未图示）后，也就是，具有平整的表面形貌以用于 包围并钝化该电路元件的层间介电材料，包括连接至该电路元件的接触区域的适当导电元 件，可形成金属化层110、120。为此，介电材料111可被沉积接着被图案化以接受通孔和/ 或沟槽，接着进行阻障材料109的沉积，其可伴随溅镀沉积、CVD和类似方法。
[0040] 之后，可利用如电镀方式填充金属（如铜），其中，在电化学沉积制程之前，导电 晶种层（conductiveseedlayer),如铜层，可利用适当的沉积技术，如溉镀沉积、无电电 镀（electrolessplating)或类似方法形成。填入铜材料之后，其中任何多余的材料可利 用如电化学蚀刻、化学机械研磨（CMP)和类似方法移除。下一步，覆盖层113可基于广为 接受的电菜辅助化学气相沉积（plasmaenhancedchemicalvapordeposition(PECVD)) 技术或类似方法通过沉积一层或多层适当材料（如先前解释之材料）而形成。后续接着， 介电材料121可利用任何适当沉积技术形成，如CVD、旋转式涂布（spin-on)制程和其他 类似方法，其可能伴随着后续的处理而进一步减少该材料121的相对电容率（relative permittivity)，以便于其中产生增加的孔隙度，例如通过纳入适当材料，即所谓的成孔剂 (porogen)，其可能导致该材料121经例如热、辐射和类似方法处理后，孔隙度增加。为此， 可使用广为接受的制程配方。应了解的是，金属化层110可能通过相似的制程技术形成，取 决于整体制程策略而定。之后，硬掩膜层122可使用众所皆知的沉积技术沉积。
[0041] 图2图解地描述于进一步的后期制造阶段中的半导体装置100,其中，多个沟槽/ 通孔开口 123已形成穿过该硬掩膜122、该介电材料121和该覆盖层113。（于图2和后续 图式中，为便于说明而省略该衬底层101)。或者，可另外提供仅延伸入该介电材料层121的 一部分的较浅开口 124。为此，通常会应用图案化方案（patterningregime),其包括任何 适当材料的沉积，如抗反射涂层（anti-reflectivecoating,ARC)材料、阻剂材料（resist materials)和类似物，接着可被光微影图案化（lithographicallypatterned)以形成适 当的蚀刻掩膜以用于后续的非等向性蚀刻制程。适合的非等向性蚀刻制程包括，例如反 应性离子蚀刻（reactiveionetching,RIE)。使用RIE作为蚀刻制程时，可额外采取适 合的"后清洁post-clean) "制程，例如使用稀释的湿式蚀刻剂，如稀释的氢氟酸（dilute hydrofluoricacid,dHF)。由于该蚀刻制程的结果，铜金属线112的一部分被暴露出来，也 就是其位在开口 123的底部的部分。
[0042] 在铜金属线112被暴露的情况下，锰（Mn)可被选择性地使用例如CVD方法沉 积于开口 123底部的被暴露的铜上，同时避免任何该猛沉积于介电材料121上。例如， 此选择性沉积可使用脒基猛（manganeseamidinate)作为CVD制程的猛前驱物而执行， 如双（N,N' -二异丙基戊基脉基）猛（II)(bis(N,N' -diisopropylpentanamidinato) manganese(II))，具有如下之化学式：
[0043]
【主权项】
1. 一种制造集成电路的方法，包含： 提供覆于半导体衬底上的导电材料和覆于该导电材料上的介电材料，其中，开口使该 导电材料的表面和该介电材料的侧壁暴露； 选择性地沉积第一阻障材料的第一层于该导电材料的该表面上，该介电材料的该侧壁 仍维持暴露，若使得该第一阻障材料于退火制程期间被退火，则该第一阻障材料将扩散至 该导电材料中； 修饰该表面上的该第一阻障材料W形成第二阻障材料，使得该第二阻障材料于退火制 程期间不扩散至该导电材料中； 沿着该开口的该侧壁沉积该第一阻障材料的第二层；W及 退火该半导体衬底。
2. 根据权利要求1项所述的方法，其中，提供该半导体衬底包含形成该介电材料于金 属化层上方W及蚀刻该开口于该介电材料层中，W暴露该金属化层。
3. 根据权利要求2项所述的方法，其中，形成该介电材料包含形成氧化娃材料。
4. 根据权利要求3项所述的方法，其中，蚀刻该开口包含暴露铜金属的内层连接线。
5. 根据权利要求3项所述的方法，其中，选择性地沉积该第一阻障材料的该第一层包 含选择性地沉积猛金属。
6. 根据权利要求5项所述的方法，其中，选择性地沉积该猛金属包含使用脉基猛 (manganese amidinate)前驱物W执行化学气相沉积制程。
7. 根据权利要求5项所述的方法，其中，修饰该第一阻障材料包含氮化该猛金属。
8. 根据权利要求7项所述的方法，其中，氮化该猛金属包含暴露该猛金属于含氮电浆 中。
9. 根据权利要求5项所述的方法，其中，沉积该第一阻障材料的该第二层包含沉积猛 金属。
10. 根据权利要求9项所述的方法，其中，退火该半导体衬底包含形成娃酸猛材料于该 开口的该侧壁上，其是由于沉积于其上的该猛金属和该氧化娃介电材料之间的反应所致。
11. 根据权利要求2项所述的方法，更包含形成一层该导电材料，W便于退火该半导体 衬底前填充该开口。
12. 根据权利要求11项所述的方法，其中，形成该层导电材料包含形成一层铜金属。
13. 根据权利要求12项所述的方法，更包含于退火该半导体衬底后，研磨该层导电材 料。
14. 根据权利要求2项所述的方法，其中，提供该半导体衬底包含提供具有一个或多个 晶体管或电阻器结构形成于其上的半导体衬底。
15. 根据权利要求14项所述的方法，其中，提供该半导体衬底包含提供具有该一个或 多个该晶体管或电阻器结构形成于该金属化层之下的半导体衬底。
16. -种制造集成电路的方法，包含： 提供导电材料和覆于该导电材料上的介电材料，其中，开口使该导电材料的表面和该 介电材料的侧壁暴露； 选择性地沉积猛金属阻障材料的第一层于该开口的该暴露表面上但不在该开口的该 侧壁上； 修饰该暴露表面上的该猛阻障材料，w形成氮化猛阻障材料； 沿着该开口的该侧壁沉积该猛阻障材料的第二层；W及 退火该半导体衬底，W沿着该开口的该侧壁形成娃酸猛材料。
17. 根据权利要求16项所述的方法，其中，该半导体衬底为本体娃衬底。
18. 根据权利要求16项所述的方法，其中，该半导体衬底为绝缘体上覆娃衬底。
19. 根据权利要求16项所述的方法，其中，覆盖层是设置于该金属化层的一部分与该 介电材料层之间。
20. -种集成电路结构，包含： 半导体衬底； 电性装置，其覆于该半导体衬底上； 铜金属化层，其于该电性装置上方； 覆于该金属化层上的氧化娃介电材料层，该介电材料层具有开口于其中，该开口包含 底部部分和侧壁； 氮化猛层，其于该开口的该底部部分并相邻接触该金属化层； 沿着该侧壁的娃酸猛层；W及 铜互连结构，其填充该开口并相邻接触该氮化猛层和该娃酸猛层。
【专利摘要】本发明涉及用于后段制程金属化的混合型锰和氮化锰阻障物及其制法，公开一种制造集成电路的方法，包括：提供覆于半导体衬底上的导电材料和覆于该导电材料上的介电材料，其中开口使该导电材料的表面和该介电材料的侧壁暴露，且选择性地沉积第一阻障材料的第一层于该导电材料的表面上，该介电材料的侧壁仍维持暴露，若使得该第一阻障材料于退火制程期间被退火，则该第一阻障材料将扩散至该导电材料中。该方法进一步包括修饰该暴露表面上的该第一阻障材料以形成第二阻障材料，使得该第二阻障材料于退火制程期间将不扩散至该导电材料中，并沿着该开口的侧壁沉积该第一阻障材料的第二层。又更进一步，该方法包括退火该半导体衬底。
【IPC分类】H01L23-538, H01L21-768
【公开号】CN104576518
【申请号】CN201410571818
【发明人】张洵渊, M·蔡, L·赵
【申请人】格罗方德半导体公司
【公开日】2015年4月29日
【申请日】2014年10月23日
【公告号】US20150108647