形成连接至多个穿透硅通孔(tsv)的图案化金属焊盘的机制的制作方法
【技术领域】
[0001]本发明涉及半导体领域，更具体地，涉及形成连接至多个穿透硅通孔(TSV)的图案化金属焊盘的机制。
【背景技术】
[0002]半导体器件用于各种电子产品中，诸如个人电脑、手机、数码相机和其他电子设备。通常在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料，然后使用光刻图案化各种材料层以在其上形成电路组件和元件，从而典型地制造半导体器件。
[0003]半导体工业通过不断地减小最小部件的尺寸不断地提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，以允许更多的组件能够集成到给定的区域内。在一些产品中，这些较小的电子部件还需要比过去的封装件使用更少面积的较小的封装件。
[0004]已经产生了三维集成电路(3DIC)以进一步缩小集成电路管芯和封装件。已经开始开发新的封装技术以使能3DIC。这些用于半导体的相对新型的封装技术面临着制造上的挑战。
【发明内容】
[0005]为解决上述问题，本发明提供了一种插入件结构，包括:两个或多个穿透硅通孔(TSV)；图案化金属焊盘，其中，两个或多个TSV物理连接至图案化金属焊盘，其中，图案化金属焊盘具有嵌入式介电结构，其中，嵌入式介电结构不在两个或多个TSV的上方；以及导电结构，物理连接至两个或多个TSV的与图案化金属焊盘相对的端。
[0006]其中，图案化金属焊盘的嵌入式介电结构具有位于图案化金属焊盘的中心的第一介电结构，其中，第一介电结构的宽度与图案化金属焊盘的宽度的比率在约1/4和约1/2的范围内。
[0007]其中，图案化金属焊盘包括多个没有嵌入式介电结构的区域，其中，多个没有嵌入式介电结构的区域位于各个TSV上方。
[0008]其中，多个没有嵌入式介电结构的区域位于图案化金属焊盘的各个角处。
[0009]其中，图案化金属焊盘被成形为正方形，且多个没有嵌入式介电结构的区域包括位于图案化金属焊盘的各个角处的四个区域。
[0010]其中，嵌入式介电结构包括位于多个没有嵌入式介电结构的区域的两个相邻区域之间的第二介电结构。
[0011]其中，嵌入式介电结构包括位于多个没有嵌入式介电结构的区域的两个相邻区域之间的多于I个的介电结构。
[0012]其中，图案化金属焊盘的嵌入式介电结构包括位于图案化金属焊盘的中心的第一介电结构，且包括位于多个没有嵌入式介电结构的区域的两个相邻区域之间的多于I个的介电结构。
[0013]其中，图案化金属焊盘的宽度对导电结构的宽度的比率在约1/3和约1/2的范围内。
[0014]其中，导电结构式凸块下金属(UBM)结构。
[0015]此外，还提供了一种封装件结构，包括:半导体管芯；插入件结构，连接至半导体管芯，插入件结构还包括:两个或多个穿透硅通孔(TSV);图案化金属焊盘，其中，两个或多个TSV物理连接至图案化金属焊盘，其中，图案化金属焊盘具有嵌入式介电结构，其中，嵌入式介电结构没有超过两个或多个TSV，以及导电结构，物理连接至两个或多个TSV的与图案化金属焊盘相对的端；以及衬底，连接至插入件。
[0016]其中，图案化金属焊盘包括多个没有嵌入式介电结构的区域，其中，多个没有嵌入式介电结构的区域位于各个TSV上方。
[0017]其中，多个没有嵌入式介电结构的区域位于图案化金属焊盘的各个角处。
[0018]其中，图案化金属焊盘的嵌入式介电结构包括位于图案化金属焊盘的中心的第一介电结构，以及位于多个没有嵌入式介电结构的区域的两个相邻区域之间的多于I个的介电结构。
[0019]此外，还提供了一种形成插入件结构的方法，包括:在衬底中形成两个或多个穿透硅通孔(TSV);形成图案化金属焊盘，其中，两个或多个TSV物理连接至图案化金属焊盘，其中，图案化金属焊盘具有嵌入式介电结构，其中，嵌入式介电结构不在两个或多个TSV上方；研磨衬底的背侧以暴露两个或多个TSV;以及在结构的背侧上形成导电结构，其中，导电结构物理连接至两个或多个TSV。
[0020]其中，形成图案化金属焊盘还包括:在两个或多个TSV上方形成介电层；图案化介电层以在介电层中形成开口 ；使用势垒晶种层覆盖开口 ；沉积导电层以填充开口 ；以及去除开口外侧的导电层和势垒晶种层，其中，在去除之后形成图案化金属焊盘。
[0021 ] 其中，位于开口之间的介电层形成嵌入式介电结构。
[0022]其中，图案化金属焊盘包括多个没有嵌入式介电结构的区域，其中，多个没有嵌入式介电结构的区域位于各个TSV上方。
[0023]其中，多个没有嵌入式介电结构的区域位于图案化金属焊盘的各个角处。
[0024]其中，图案化金属焊盘的嵌入式介电结构包括位于图案化金属焊盘的中心的第一介电结构，以及位于多个没有嵌入式介电结构的区域的两个相邻区域之间的多于I个的介电结构。
【附图说明】
[0025]为了更全面地理解本发明及其优势，现将结合附图所进行的以下描述作为参考，其中:
[0026]图1A是根据一些实施例的封装结构的立体图。
[0027]图1B根据一些实施例示出了三维集成电路(3DIC)结构的截面图。
[0028]图1C根据一些实施例示出了管芯和插入件之间的连接件(或接合结构)。
[0029]图2A至图2D根据一些实施例示出了在穿透硅通孔(TSV)上方形成金属焊盘的连续工艺的截面图。
[0030]图3A根据一些实施例示出了金属焊盘的顶视图。
[0031]图3B根据一些其他实施例示出了金属焊盘的顶视图。
[0032]图4A根据一些实施例示出了导电结构的立体图。
[0033]图4B根据一些实施例示出了导电结构的顶视图。
[0034]图5根据一些实施例示出了形成3DIC结构的工艺流程。
【具体实施方式】
[0035]下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
[0036]随着集成电路的发明，由于各种电子部件(即，晶体管、二极管、电阻器、电容器等)集成密度的不断提高，半导体工业已经经历了持续快速地发展。在极大程度上，这种集成密度的提高来自于最小部件尺寸的不断减小，以允许更多的部件集成到给定区域中。
[0037]这种集成的改进基本上是二维(2D)的性质，这是因为由集成部件占据的体积基本上位于半导体晶圆的表面上。尽管在光刻中的引人注目的提高已经引起2D集成电路形成中的相当大的提高，但是二维中能够达到的密度存在物理限制。其中一个限制就是制造这些部件所需要的最小尺寸。并且，当将更多的器件放在一个芯片中，就需要更复杂的设计。
[0038]因此产生了三维集成电路(3DIC)以解决上述限制。在3DIC的形成工艺中，形成了两个或多个晶圆，其中，每一个晶圆都包括集成电路。锯切这些晶圆以形成管芯。封装具有不同器件的管芯，然后使器件对准以接合晶圆。将穿透硅通孔(TSV)和穿透封装件通孔(TPV)，也称作穿透模塑通孔(TMV)，越来越多地用作实现3DIC的方式。TSV和TPV经常用于3DIC和堆叠的管芯中，以提供电连接和/或有助于散热。
[0039]图1A是根据一些实施例的包括接合到插入件120且还接合到另一衬底130的管芯I1的封装件结构100。在将管芯110接合到插入件120之后，可以将封装件结构锯切成单独的块，且插入件120将看起来是半导体管芯。每个管芯110和插入件120都包括应用于半导体集成电路制造中的半导体衬底，且集成电路可以形成在半导体衬底中和/或半导体衬底上。半导体衬底指的是包括半导体材料的任何结构，半导体材料包括但不限于体硅、半导体晶圆、绝缘体上硅