一些实施例中，用于TSV 125的沟槽的深度Dl在约40 μ m到约120 μ m的范围内。如图2A所示，介电内衬层201用于划线于沟槽的壁和衬底121的表面。在一些实施例中，介电内衬层201由氧化硅制成。在一些实施例中，介电内衬层201的厚度在约0.3 μ m到约1.5 μ m的范围内。
[0050]然后，将势垒层202沉积在介电内衬层201上方。势垒层202由T1、Ta、TiN, TaN或它们的组合制成。在一些实施例中，势垒层202的厚度在约0.05 μ m到约0.5 μ m的范围内。沟槽的剩余部分由导电层203填充，导电层203由具有较低电阻率的导电金属制成，诸如Cu、Cu合金、A1、A1合金或其他可应用的材料。在一些实施例中，导电层203的厚度(在衬底表面上测得)在约4 μ m到约14 μ m的范围内。然后，通过诸如化学机械抛光(CMP)工艺去除沟槽外的过量的导电层203和202。如图2A所示，形成了 TSV 125。
[0051]形成TSV 125之后，在暴露的介电内衬层201和TSV 125的顶面上方形成介电堆叠件204。在一些实施例中，介电堆叠件204包括蚀刻停止层205和中间级(inter-level)介电(ILD)层206。在一些实施例中，蚀刻停止层205由SiC、SiN或S1N制成。在一些实施例中，蚀刻停止层205的厚度在约200nm到约800nm的范围内。ILD层206可以由氧化硅或具有低介电常数(低k)的介电材料制成。可以掺杂ILD层206。在一些实施例中，ILD层206的k值小于3.5。在一些实施例中，ILD层206的k值小于2.5。在一些实施例中，ILD层206的厚度在约700nm到约100nm的范围内。
[0052]形成介电堆叠件204之后，图案化介电堆叠件204以形成用于金属焊盘127的开口 208。图案化工艺包括在衬底201上方施加光刻胶层、光刻工艺和蚀刻工艺。图2A示出了图案化之后的介电堆叠件204。在一些实施例中，开口 208的厚度W2在约ΙΟμπι到约50μπι的范围内。在一些实施例中，介电堆叠件204的高度D2在约10nm到约3000nm的范围内。
[0053]根据一些实施例，如图2B所示，图案化介电堆叠件204之后，形成势垒晶种层209以覆盖介电堆叠件204的表面并且覆盖(line)开口 208。在一些实施例中，势垒晶种层209包括势垒子层和喷镀的晶种子层。势垒子层用于避免铜扩散，且晶种子层用于使能随后的镀铜。在一些实施例中，势垒子层由T1、TiN、Ta、TaN或它们的组合制成。在一些实施例中，势垒子层的厚度在约1nm到约10nm的范围内。在一些实施例中，喷镀的晶种子层由Cu或Cu合金制成。在一些实施例中，喷镀的晶种子层在约10nm到约500nm的范围内。在一些实施例中，势垒子层和喷镀晶种层都是由物理汽相沉积(PVD)工艺、原子层沉积(ALD)工艺和其他可应用的工艺形成。
[0054]如图2C所示，形成势垒晶种层209之后，将铜层210沉积在势垒晶种层209上方且填充开口 208的剩余部分。在一些实施例中，通过喷镀工艺形成铜层210。铜层210也沉积在开口 208的外侧。需要去除铜层210。在一些实施例中，如图2D所示，通过化学机械抛光(CMP)工艺220去除位于开口 208外侧的过量的铜层210和势垒晶种层209。去除开口208外侧的过量的铜层210和势垒晶种层209之后，形成金属焊盘127。
[0055]如上所述，在一些实施例中，开口 208的厚度W2在约10 μ m到约50 μ m的范围内。开口 208的宽度W2是金属焊盘127的宽度。如图2D所示，由于金属焊盘127的宽度，CMP工艺220能够引起金属焊盘127凹陷。图2D示出了金属焊盘127的中心由于CMP凹陷效应低于金属焊盘127的边缘。金属焊盘127的凹陷能够引起形成在金属焊盘127上方的通孔之间的金属纵梁，这将会引起短路和或降低良品率的可靠性问题。
[0056]形成金属焊盘127之后，实施额外的工艺以完成上述互连结构122和凸块结构(诸如，μ凸块112)的形成。然后，将衬底121的背侧接地以暴露TSV 125。之后，形成导电结构129和钝化层124。
[0057]为了减少凹陷效应，应该将介电结构插入金属焊盘，诸如金属焊盘127。图3Α根据一些实施例示出了具有嵌入的介电结构212和213的金属焊盘127’。介电结构212和213由未蚀刻的介电堆叠件204制成。图3Α示出了下面的TSV 125的4个可能的位置214(由虚线圆标出)。如上所述，在金属焊盘127和UBM结构129之间需要2个或更多TSV。对于每个金属焊盘127，两个或多个位置214连接到TSV 125。将位置124置于金属焊盘127’的角附近，这是因为角区域较少受到CMP凹陷效应的影响。环绕并包括金属焊盘127’的位置214的区域215(由虚线标出)不包括嵌入的介电结构以在连接至TSV 125中提供低的电阻率和好的导电性。
[0058]金属焊盘127’的中心最有可能受到凹陷效应的影响。因此，将大介电结构213嵌入到金属焊盘127’的中心区域。在一些实施例中，将金属焊盘127’成形为宽度为Wm的正方形。金属焊盘127’需要足够大以覆盖TSV 125且为连接至其的结构提供足够低的电阻。在一些实施例中，Wm在约30 μ m到约50 μ m的范围内。介电结构213的宽度是WD。为了避免金属焊盘127’的中心附近的凹陷效应，Wd不能太小。在一些实施例中，WD/WM的比率在约1/4到约1/2的范围内。在一些实施例中，Wd在约10 μ m到约25 μ m的范围内。
[0059]为了避免相邻的区域215之间的区域217的凹陷，将介电结构212嵌入。图3A示出了形成在每个区域127中的两个介电结构(条)212。在一些实施例中，每个介电结构(条)212的长度L212约等于介电结构213的宽度WD。然而，介电结构212的长度L212可以宽于或窄于介电结构213的宽度WD。介电结构212均匀地分布在区域217中。在一些实施例中，介电结构212的宽度W212在区域217的长度L217的约1/5到约1/4之间。在一些实施例中，W212在约2 μ m到约5 μ m的范围内。
[0060]所描述的具有嵌入的介电结构212、213的金属焊盘127’是一个实施例。其他实施例也是可能的。图3B根据一些其他实施例示出了金属焊盘127”。金属焊盘127”还包括介电结构以减少CMP凹陷效应。将介电结构配置为不同于金属焊盘127’。金属焊盘127”包括介电结构212”和213”。介电结构213”类似于介电结构213。每个区域217”包括一个介电结构212”，取代了图3A中的两个结构。介电结构212”宽于介电结构212。在一些实施例中，介电结构212”的宽度W212，，在区域217”的长度L217，，的约1/2和约2/3之间。在一些实施例中，W212，，在约2μπι到约5μπι的范围内。在一些实施例中，每个介电结构(条)212”的宽度W212，，约等于介电结构213”的宽度WD，，。然而，介电结构212”的宽度W212，，可以宽于或窄于介电结构213”的宽度WD，，。图3A和图3B示出了分别位于区域217和217”中的一个或两个介电结构。在这些区域中，可以具有多于两个的介电结构。此外，可以将这些区域中的介电结构成形且布置为不同于上文所述。研究示出上文所述的嵌入式的介电结构将凹陷效应减少为不存在或几乎不存在。因此，消除了通孔之间的金属纵梁的危害。
[0061]图4A根据一些实施例示出了导电结构400的立体图。导电结构400包括用于TSV125和UBM结构129的金属焊盘127。如上所述，凸块(126)(可以是C4凸块)连接到UBM结构129 (未不出)。图4B根据一些实施例不出了导电结构400的顶视图。由于凸块126的大尺寸，与金属焊盘127相比，UBM结构129较大。图4B示出了具有顶视图为八角形的UBM结构129。在一些实施例中，UBM结构129的宽度Wu在约8