一种电源芯片、印刷电路板及其制作方法
【技术领域】
[0001]本发明涉及高速信号的研究，特别是涉及一种电源芯片、印刷电路板及其制作方法。
【背景技术】
[0002]随着高速时代的到来，时钟频率的提高造成越来越严重的信号完整性问题，而对于信号完整性的研究，除了要考虑到两信号之间的串扰，和信号的反射以及电磁干扰这几个部分外，电源完整性也被越来越多的人所关注，如果一个电源系统设计的不好，会给整个系统带来灾难性的后果，电源完整性是信号完整性的前提，造成电源完整性的根源。
[0003]在现有技术中发现的问题是电流回路存在电感。如图1所示，通过外线将去耦电容12与电源芯片11的电源14引脚和地15引脚连接，然后与电源14和地15之间填充介质12构成闭合回路，这样电路中电源芯片11与去耦电容12的回路16存在电感会造成地弹现象，即电流回路的电感造成电源14和地15的阻抗增大，即回路电感的分压(压降)太大，阻抗增大进而会增大分压，进而造成电源14分配到其他芯片的电压减小，从而造成电源14完整性的问题。
【发明内容】
[0004]本发明实施例要解决的技术问题是提供一种电源芯片、印刷电路板及其制作方法，解决回路中电感分压太大，增大的阻抗使分压增大，进而造成电源分配到其他芯片的电压减小，从而造成电源完整性的问题。
[0005]为了解决上述技术问题，本发明实施例的一种电源芯片，包括电源引脚和接地引脚，其中，所述电源引脚与所述接地引脚之间加入有设定特征参数的埋容材料，用于减小所述电源芯片所设置连接线路上的电感。
[0006]其中，所述设定特征参数包括材料面积和容值。
[0007]其中，埋容材料的容值与所述连接线路上预设的去耦电容的容值大小相同。
[0008]其中，加入所述埋容材料的位置与所述电源芯片的位置在垂直投影方向上至少有部分重合。
[0009]为了解决上述技术问题，本发明实施例还提供了一种印刷电路板，其中，如上述所述的电源芯片。
[0010]相应的，本发明实施例还提供了一种印刷电路板的制作方法，包括在印刷电路板上形成电源芯片的步骤，其中，还包括:
[0011]在电源芯片的电源引脚和接地引脚间加入埋容材料，替代所述电源芯片所连接线路上预设的去耦电容。
[0012]其中，所述埋容材料的容值与所述连接线路上预设的去耦电容的容值大小相同。
[0013]其中，所述埋容材料的容值由建模仿真方式获得。
[0014]本发明的上述技术方案的有益效果如下:
[0015]本发明的方案中，在电源芯片的电源引脚和接地引脚的加入埋容材料，埋容材料具有设定参数，通过加入埋容材料减少连接的外线，进而减小电源芯片与去耦电容的回路面积，这样会减小电源芯片连接线路上的电感。
【附图说明】
[0016]图1为现有技术的电源芯片与去耦电容回路图；
[0017]图2为本发明的电源芯片的改进结构图。
[0018]附图标记说明:
[0019]11-电源芯片；
[0020]12-介质；
[0021]13-去耦电容；
[0022]14-电源；
[0023]15-地；
[0024]16-回路；
[0025]1-电源芯片；
[0026]2-埋容材料；
[0027]3-电源；
[0028]4-地。
【具体实施方式】
[0029]本发明实施例的目的在于提供一种电源芯片、印刷电路板及其制作方法，通过减小电源芯片引脚与去耦电容的距离来减少回路面积，从而减小电感，保证电源完整性。
[0030]如图2所示，本发明实施例的电源芯片I，包括电源3引脚和接地4引脚，其中，所述电源3引脚与所述接地4引脚之间加入有设定特征参数的埋容材料2，用于减小所述电源芯片I所设置连接线路上的电感。
[0031]将埋容材料2加入电源3引脚和接地4引脚之间，埋容材料2具有设定特征参数，减少电源芯片I上的线路，这样会降低电源芯片I与去耦电容的回路面积，从而减少回路电感，增强电源3完整性。
[0032]应当了解的是，不能在电源3引脚与地4引脚之间加入影响电源芯片I的电感的介质，因此本发明实施例的电源芯片I中，所述设定特征参数包括材料面积和容值。
[0033]根据埋容材料2的材料面积和容值，确定埋容材料2的使用的量，进而将埋容材料2加入电源3引脚和接地4引脚之间(如图2所示，埋容材料2加入特定的位置，因此本发明实施例的电源芯片I中，加入所述埋容材料I的位置为电源芯片I的正上方或正下方，即埋容材料I的位置与电源芯片的位置在垂直投影方向上至少有部分重合。)，减少电源芯片I上的线路，这样就会降低电源芯片I与去耦电容的回路面积，从而减少回路电感，增强电源3完整性。
[0034]为了不影响原电源芯片I的性能，因此本发明实施例的电源芯片I中，埋容材料2的容值与所述连接线路上预设的去耦电容的容值大小相同。其中，加入所述埋容材料2的位置与所述电源芯片I的位置在垂直投影方向上至少有部分重合。其中，预设的去耦容值可以通过仿真软件的建模，可以计算出一个谐振频点，进而确定在此应用频率下所对应的容值大小。如果此容值和去耦电容的容值一样大，即可完全取代去耦电容，在制作上，在电源芯片I两个引脚处埋容材料2和电容同样大小的容值后，电源3引脚和地4引脚之间的回路就成为两个引脚的之间的距离，此时会大大降低电源芯片I的与去耦电容的回路面积，从而减小回路电感。
[0035]进一步的，如图2所示，将埋容材料2加入电源芯片I的电源3引脚与地4引脚之间，这样埋容材料2可以代替去耦电容，与电源芯片I形成一闭合回路。
[0036]上述的本发明实施例中，埋容材料2与预设的去耦电容的容值相同，相当于用埋容材料2代替预设的去耦电容，这样在制作电源芯片I的两个引脚处埋入和电容同样大小的容值后，电源3引脚和地4引脚之间的回路就成为两个引脚的之间的距离，这样会降低电源芯片I的与去耦电容的回路面积，从而减小回路电感。
[0037]相应的，由于本发明实施例的电源芯片1，应用于印刷电路板，因此，本发明实施例还提供了一种印刷电路板，其中，上述电源芯片I的所述实现实施例均适用于该印刷电路板的实施例中，也能达到相同的技术效果。
[0038]在电源芯片I的电源3引脚和地4引脚之间加入埋容材料2后，由于埋容材料2通过面积的大小得到容值，因此通过图形设计一定的材料面积大小来替代去耦电容，电路板上其它元器件的电气连接都是通过电源3和地4以外的其他内层或者外层来连接，故此面积对原始的设计并无影响，还节约使用面积。
[0039]相应的，本发明实施例还提供一种印刷电路板的制作方法，包括在印刷电路板上形成电源芯片的步骤，其中，还包括:在电源芯片的电源3引脚和接地4引脚间加入埋容材料2，替代所述电源芯片所连接线路上预设的去耦电容。
[0040]其中，所述埋容材料2的容值与所述连接线路上预设的去耦电容的容值大小相同。
[0041]其中，所述埋容材料2的容值由建模仿真方式获得。
[0042]因为埋容材料2是通过埋入的面积得到埋容材料的容量，则通过利用印刷电路板的图形设计预定的面积大小替代所述去耦电容。利用埋容材料2代替去耦电容的容值，然后与电源3引脚和接地4引脚构成回路，这样没有连接外线的电感影响，让电源芯片I与去耦电容的回路大大减小，同时节约了电路板的使用面积。
[0043]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种电源芯片，包括电源引脚和接地引脚，其特征在于，所述电源引脚与所述接地引脚之间加入设定特征参数的埋容材料，用于减小所述电源芯片所设置连接线路上的电感。
2.根据权利要求1所述的电源芯片，其特征在于，所述设定特征参数包括材料面积和容值。
3.根据权利要求2所述的电源芯片，其特征在于，所述埋容材料的容值与所述连接线路上预设的去耦电容的容值大小相同。
4.根据权利要求1所述的电源芯片，其特征在于，加入所述埋容材料的位置与所述电源芯片的位置在垂直投影方向上至少有部分重合。
5.一种印刷电路板，其特征在于，包括如权利要求1至4中任一所述的电源芯片。
6.一种印刷电路板的制作方法，包括在印刷电路板上形成电源芯片的步骤，其特征在于，还包括: 在电源芯片的电源引脚和接地引脚间加入埋容材料，替代所述电源芯片所连接线路上预设的去耦电容。
7.根据权利要求6所述的印刷电路板的制作方法，其特征在于，所述埋容材料的容值与所述连接线路上预设的去耦电容的容值大小相同。
8.根据权利要求7所述的印刷电路板的制作方法，其特征在于，所述埋容材料的容值由建模仿真方式获得。
【专利摘要】本发明提供一种电源芯片、印刷电路板及其制作方法。解决回路中电感分压太大，增大的阻抗使分压增大，进而造成电源分配到其他芯片的电压减小，从而造成电源完整性的问题。其中，所述电源芯片，包括电源引脚和接地引脚，所述电源引脚与所述接地引脚之间加入有设定特征参数的埋容材料，用于减小所述电源芯片所设置连接线路上的电感。通过加入埋容材料减少连接的外线，进而减小电源芯片与去耦电容的回路面积，这样就会减小电源芯片连接线路上的电感。
【IPC分类】H01L23-48, H01L23-488, H01L21-60
【公开号】CN104576583
【申请号】CN201310492647
【发明人】余凯, 胡新星, 刘丰
【申请人】北大方正集团有限公司, 珠海方正科技高密电子有限公司, 方正信息产业控股有限公司
【公开日】2015年4月29日
【申请日】2013年10月18日