发光二极管芯片的制作方法

文档序号:8262562阅读:416来源:国知局
发光二极管芯片的制作方法
【专利说明】发光二极管芯片
[0001]本申请是国际申请日为2009年4月28日、国家申请号为200980109040.7 (国际申请号为PCT/DE2009/000629)、发明名称为“发光二极管芯片”的申请的分案申请。
技术领域
[0002]本发明涉及一种发光二极管芯片。
【背景技术】
[0003]发光二极管芯片的光产出受不同的因素影响。借助发光二极管芯片的合适的电接触,可以实现良好的内部量子效率。而同时接触是所产生的辐射的可能的吸收源。这导致限制耦合输出效率并且由此限制了发光二极管芯片的光产出。

【发明内容】

[0004]一个要解决的任务在于提高发光二极管芯片的光产出。
[0005]提出了一种带有半导体层序列的发光二极管芯片,该半导体层序列具有用于产生电磁辐射的有源区。为了产生辐射,电接触半导体层序列。在半导体层序列上施加有电流扩展层,其借助接触部来电接触。例如,接触部覆盖电流扩展层的1% -8%,特别优选地接触部覆盖电流扩展层的2% -4%。
[0006]在通过电流扩展层接触半导体层序列时,可以实现特别均匀的电流分布。辐射在接触部上的吸收通过小的接触面积来最小化。1% -8%并且尤其是2% -4%的覆盖率是在足够的电流输送与合理的吸收之间的良好的折衷。
[0007]在此情况下,半导体层序列的表面覆盖率涉及至电流扩展层的界面上的接触部的横截面积之和。
[0008]载流子通过接触部注入到电流扩展层中并且横向上均匀地分布在电流扩展层中。载流子从电流扩展层进入半导体层中。P掺杂的半导体层通常具有仅仅小的横向导电性并且因此只能实现载流子的不充分的横向分布。因此,在此特别有利的是,在载流子被注入到半导体层中之前,载流子借助电流扩展层横向均匀地分布。
[0009]优选地,接触部均匀地分布在电流扩展层的面上。
[0010]由此形成了载流子在电流扩展层中的特别均匀的横向分布。
[0011]在一个有利的实施形式中,接触部实施为分离的接触点。当接触部仅仅点状地覆盖电流扩展层时,接触部称作接触点。
[0012]优选地,接触点均匀地分布在电流扩展层的面上。
[0013]在一个优选的实施形式中,相邻的接触点以小于30 μπκ尤其是小于或等于12μπι
的间隔设置。
[0014]例如,接触部设置在规则的格栅的节点上。优选地,格栅的格栅常数小于30μπι。特别有利的是,格栅常数小于或者等于12 μm。
[0015]在此,格栅常数对应于相邻的接触点的距离。优选地,各个接触点的横截面随着减小的格栅常数而同样减小。由此保证了,即使在较小的格栅常数的情况下,这些接触部总体上仅覆盖电流扩展层的面积的1% -8%并且优选仅仅2% -4%。接触点的面积直接由接触距离和平均表面覆盖率得到。
[0016]在一个有利的构型中,在电流扩展层和接触部之间的界面上构建有自由区域,在该自由区域中电流扩展层并不被接触部覆盖。自由区域的表面覆盖率例如与接触部的表面覆盖率大小相似。如果接触部设置在规则的格栅的节点上,则格栅的在自由区域中的节点没有接触部。例如,在此情况下自由区域与电流扩展层的如下区域大小相同:在该区域中格栅的节点没有接触部。在一个实施形式中,自由区域具有框架形状并且包围接触部。例如,框架区段的宽度在至少Iym到最大1ym的范围中。
[0017]自由区域优选构建在所产生的辐射的特别大的部分所射入的区域中,因为由此可以特别有效地减少辐射的吸收。在半导体层序列的有源区的中央区域中产生辐射的最大部分。所以,特别多的辐射射到电流扩展层的垂直地位于该中央区域之下的区域上。因此,在那里构建自由区域是特别有利的。自由区域的面积优选选择为使得保证尽可能均匀的电流分布O
[0018]在一个实施形式中,接触部构建为使得其导热性随着距半导体层序列增加的距离而增加。
[0019]由此可以实现的是,接触部将有源区中产生的热良好地导出,而其不会导致对辐射的高吸收。在半导体层序列附近,接触部具有对于所产生的辐射的低的吸收能力。这通常伴随有低的导热性。例如,在至电流扩展层的边界处的接触部被镜面化。随着距半导体层序列增加的距离,由于辐射的反射和吸收,更小部分的辐射射到接触部或者发光二极管芯片的其他组成部分上。因此,在此在该扩展方案中,接触部较少地需要顾及辐射的吸收并且可以使接触部在其导热性方面进行优化。
[0020]导热性随着距半导体层序列增加的距离而提高例如可以通过增加接触部的横截面积来实现。例如,接触部具有锥形形状。
[0021]优选地,介电层与电流扩展层的背离半导体层序列的侧邻接。由于介电层仅仅具有低的导电性,所以接触部穿过该介电层并且与电流扩展层电接触。
[0022]介电层用于将入射的辐射尽可能无损耗地向回反射到半导体层序列中。所反射的辐射于是可以例如通过上部的耦合输出区域离开发光二极管芯片。介电层因此提高了发光二极管芯片的耦合输出效率。这对于薄膜发光二极管芯片或在倒装芯片结构中是特别有利的。
[0023]介电层例如实施为布拉格反射器,其中交替地设置有具有高的和低的折射率的介电部分层。
[0024]在一个有利的实施形式中,介电层具有特别低的折射率。由此,将辐射的尽可能大的部分反射。例如,介电层包含低介电常数(low-k)材料或者超低介电常数(ultra low-k)材料。介电层也可以是空气层。这意味着:接触部可以至少局部地被空气层包围。
[0025]在发光二极管芯片的一个实施形式中,金属层位于介电层的背离半导体层序列的侧上。优选地,接触部与金属层邻接。
[0026]通过金属层可以将辐射的未被介电层反射的部分向回反射到半导体层序列中。
[0027]在一个实施形式中,发光二极管芯片具有导电的支承体。在此情况下,半导体层序列可以借助下部的接触部来电连接,该下部的接触部位于支承体的外侧上。在此,载流子可以通过下部的接触部、支承体、金属层、接触部和电流扩展层注入到半导体层序列中。
[0028]在发光二极管芯片的一个有利的实施形式中,电流扩展层构建为使得其吸收所产生的辐射的尽可能小的部分。然而,在此必须保证均匀的电流分布。
[0029]本发明人已确定:具有厚度在1nm到60nm的范围中的电流扩展层是使吸收最小化与使横向导电性最大化之间的良好折衷。
[0030]在此,电流扩展层的最佳厚度也取决于所使用的材料。例如,电流扩展层包含透明导电氧化物(TCO),如氧化铟(ITO)、氧化铟锌(IZO)或者氧化锌(ZnO)。
[0031]优选地,ITO层具有至少15nm的厚度,IZO层具有至少30nm的厚度而ZnO层具有至少40nm的厚度。
[0032]在发光二极管芯片的一个特别有利的实施形式中,接触部的布置、接触部的形状、电流扩展层的厚度和电流扩展层的厚度彼此相协调并且优化。例如可以在接触部的较小的间隔的情况下减小电流扩展层的厚度。
【附图说明】
[0033]在下面借助示意性的并且不合乎比例的附图来阐述所提出的半导体芯片及其有利的扩展方案。其中:
[0034]图1A在横截面中示出了带有电接触部的发光二极管芯片,接触部与电流扩展层邻接,
[0035]图1B示出了带有电接触部的发光二极管芯片的另一实施形式,这些接触部与电流扩展层邻接,
[0036]图2A在俯视图中示出了规则的格栅,在该格栅的节点上设置有接触点,
[0037]图2B在横截面中示出了锥形的接触部,其穿过介电镜层引导,
[0038]图3A在曲线图中示出了由于所产生的辐射在接触部上的吸收引起的、与接触部的表面覆盖率有关的损耗功率,
[0039]图3B在曲线图中示出了由于接触部的吸收和电阻引起的、与接触部的表面覆盖率有关的损耗功率,
[0040]图4A在曲线图中示出了对于不同的电流扩展层的接触距离的优化,
[00
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1