A的装置中，在有源区21中产生的热通过P掺杂的半导体层23、接触部5和支承体6导出。介电层4由于其低的导热性而对热的导出仅仅具有少量贡献。例如，对于由二氧化硅构成的介电层4，导热性在lW/mK的范围中。接触部5优选具有高的导热性。对于银接触部得到大约400W/mK的导热性。半导体层具有大约130W/mK的导热性。
[0073]在图4B中计算了厚度为400nm(曲线41)、1000nm(曲线4?和2OOOnm(曲线4?的二氧化硅构成的介电层的热阻RT。接触部的表面覆盖率在此分别为半导体层的2.5%。半导体层具有4 μπι的厚度。
[0074]对于接触距离a〈6 μπι分别得到在热阻&中的稳定状态，其基本上反映了接触部的表面覆盖率和导热性。朝着更大的接触距离，热阻Rt由于半导体层中的热扩展而增加。在图4Α中导出的在12.5 μπι的范围中的接触距离a的情况下，针对真实的银接触部42和带有钛附着层的铝接触部43，由于热扩展引起的热阻&的增加小于稳定状态值的50%。由此，证明12.5 μπι的接触距离a在导热性方面也是有利的。
[0075]图5在俯视图中示出了设置在规则的格栅52的节点上的接触部的不同实施形式91、92、93、94、95、96。在此，布置91和92具有相同的格栅常数，然而具有接触部的不同的表面覆盖率。这同样适用于布置93和94，以及布置95和96。所有接触结构91-96都具有自由区域53，在相邻的节点上并不被接触点51占据。此外，示出了平面的接触结构97，其同样具有自由区域53。
[0076]对于所示的布置91-97，测量所发射的光功率P。在此，针对每个布置测量一系列器件并且求平均值。测量结果以比例单位分别绘制在所示的布置91-97上方。在布置下方，分别说明了介质、平均值和所测量的器件的数目。在图5中表明的是，点状的接触结构91-96的平均光功率P比平面接触部97的光功率高大约30%。
[0077]在所测量的布置中，接触结构并不与电流扩展层相连，而是直接与半导体层相连。
[0078]在图6A中绘制出了与相应的层厚度b相关的、由ZnO 31、ITO 32和IZO 33构成的电流扩展层的表面电阻ps。如从该图中表明的那样，对于所有TCO层31、32、33可以实现在区域34中的在Ps= 800 Ω/sq的值周围的表面电阻p s。借助该表面电阻P s的值，图4A中得到了大约12.5 μπι的有利的接触距离a。
[0079]在图6A中针对ZnO层31得到在40nm范围中的最小厚度，针对ITO层32得到在30nm范围中的最小厚度，而针对IZO层33得到在15nm范围中的最小厚度。
[0080]图6B示出了与TCO层的厚度b有关的、发光二极管芯片的耦合输出效率E。在此，考虑具有不同的TCO层和具有所产生的辐射的不同波长的发光二极管芯片。耦合输出效率 E 对于 ZnO 层(310、311、312)、ΙΤ0 层(320、321、322)和 IZO 层(330,331,332)和对于具有波长为 440nm 的辐射(310、320、330)、460nm 的辐射(311、321、331)、530nm 的辐射(312、322,332)而绘制。总之，耦合输出效率E在ZnO层的情况下最大。在增加的层厚度b的情况下，耦合输出效率E降低。在辐射波长增加的情况下，耦合输出效率E提高。附加地在此记录了由图6A中确定的最小厚度313、323、324。
[0081]本发明并未由于参照实施例的描述而局限于此。更确切地说，本发明包括任何新的特征以及特征的任意组合，尤其是包含在权利要求中的特征的任意组合，即使该特征或者组合本身并未明确地在权利要求或者实施例中予以说明。
[0082]本专利申请要求德国专利申请102008021675.5和102008035900.9的的优先权，其公开内容通过引用结合于此。
【主权项】
1.一种发光二极管芯片，具有: -半导体层序列(2)，其具有用于产生电磁辐射的有源区(21)， -电流扩展层(3)，其与半导体层序列(2)邻接， -接触部(5)，其电接触电流扩展层(3)， -自由区(53)，所述自由区(53)关于有源区(21)居中地设置，其中， -接触部(5)覆盖电流扩展层(2)的面积的至少1%到最多8%之间， -所述自由区(53)没有接触部(5)， -介电层(4)在自由区域(53)中穿过电流扩展层(3)并且直接与半导体层序列(2)邻接，以及 -所述介电层(4)构成为介电镜层。
2.根据权利要求1所述的发光二极管芯片，其中耦合输出区域(8)被粗化。
3.根据权利要求1所述的发光二极管芯片，其中接触部(5)具有锥形形状，其中接触部(5)的横截面积(D)随着距半导体层序列(2)增加的距离而增大。
4.根据权利要求1所述的发光二极管芯片，其中接触部(5)均匀地分布在电流扩展层(3)的面上。
5.根据权利要求1所述的发光二极管芯片，其中相邻的接触部(5)的距离小于30μπι。
6.根据权利要求1所述的发光二极管芯片，其中接触部(5)由分离的接触点(51)构成。
7.根据权利要求1所述的发光二极管芯片，其中接触部(5)设置在规则的格栅(52)的节点上。
8.根据权利要求1至7之一所述的发光二极管芯片，其中电流扩展层(3)具有在至少1nm到最大60nm的范围中的厚度(b)。
9.根据权利要求1至7之一所述的发光二极管芯片，其中电流扩展层(3)包含氧化铟锌并且具有至少15nm的厚度(b)。
10.根据权利要求1至7之一所述的发光二极管芯片，其中电流扩展层(3)包含氧化铟锡并且具有至少30nm的厚度(b)。
11.根据权利要求1至7之一所述的发光二极管芯片，其中电流扩展层(3)包含氧化锌并且具有至少40nm的厚度(b)。
12.根据权利要求1至7之一所述的发光二极管芯片，其中接触部(5)穿过介电层(4)。
13.根据权利要求1至7之一所述的发光二极管芯片，其中所述介电层(4)也从侧面设置在所述半导体层序列(2)上用于所述发光二极管芯片的电绝缘。
14.根据权利要求1至7之一所述的发光二极管芯片，其中所述介电层(4)实施为布拉格反射器。
15.根据权利要求1至7之一所述的发光二极管芯片，其中接触部(5)与金属层(63)电连接，该金属层朝着支承体(6)的方向封闭介电层(4)。
16.根据权利要求1至7之一所述的发光二极管芯片，其中接触部(5)的导热性随着距半导体层序列(2)增加的距离而增加。
17.根据权利要求1至7之一所述的发光二极管芯片，其中介电层(4)在自由区域(53)中直接与半导体层序列(2)的P掺杂的半导体层(23)邻接。
【专利摘要】描述了一种具有半导体层序列(2)的发光二极管芯片(1)，该半导体层序列被接触部(5)通过电流扩展层(3)电接触。接触部(5)覆盖电流扩展层(2)的面积大约1％-8％。接触部(5)例如由分离的接触点(51)构成，它们设置在具有12μm的格栅常数的规则的格栅(52)的节点上。电流扩展层(3)例如包含氧化铟锡、氧化铟锌或者氧化锌，并且具有在15nm到60nm的范围中的厚度。
【IPC分类】H01L33-40, H01L33-64, H01L33-38, H01L33-46, H01L33-42
【公开号】CN104576871
【申请号】CN201410829340
【发明人】马蒂亚斯·扎巴蒂尔, 卢茨·赫佩尔, 安德烈亚斯·魏玛, 卡尔·恩格尔, 约翰内斯·鲍尔
【申请人】欧司朗光电半导体有限公司
【公开日】2015年4月29日
【申请日】2009年4月28日
【公告号】CN101971370A, DE102008035900A1, EP2272105A1, US8530923, US20110114988, WO2009132641A1