层，其稍后通过后续注入(诸如通过源漏注入)变得可导电)。将掩模材料50沉积于多晶硅层52上方，随后进行光刻过程，用以选择性地移除掩模材料的部分从而暴露多晶硅层32的选定部分。所得结构在图6A中示出。
[0023]使用各向异性多晶娃蚀刻来移除多晶娃层32的暴露部分,从而暴露氧化物层36的部分。多晶硅层32的剩余部分构成栅极。使用第一次掺杂物注入过程来在衬底34的相邻于栅极32的部分中形成LD区44a和44b。图6B示出在移除掩模材料50之后所得的结构。
[0024]绝缘材料间隔物42相邻于栅极32形成。间隔物的形成在本领域中众所周知，并且涉及绝缘材料或多个材料在结构的轮廓上方的沉积，随后进行各向异性蚀刻过程，借此将材料从该结构的水平表面移除，而材料在30结构(具有圆形上表面)的垂直取向的表面上保持大部分完整。优选地，间隔物42由氧化物和氮化物形成，其中一层氧化物和另一层氮化物沉积于该结构上方，随后进行移除该氮化物和氧化物(除邻接栅极32的垂直侧的那些部分外)的各向异性蚀刻。将掩模光致抗蚀剂52涂覆于该结构上方，随后进行光刻过程，用以选择性地移除光致抗蚀剂52的部分，从而暴露栅极32和衬底34的与栅极32间隔开并且远离间隔物42的目标位置。图6C示出所得的结构。
[0025]使用第二次注入过程来将掺杂物注入到栅极32和衬底34的暴露部分中，以形成源极区和漏极区38/40 (它们与栅极32和间隔物44分开)，如图6D所示。然后，移除光致抗蚀剂52以产生图5所示的结构。
[0026]借助此设计，可实现无错误布局。其允许在与源极/漏极注入相同的注入步骤中同时掺杂到多晶硅栅极32，因此消除了额外的掩模步骤。可将多晶硅薄层用于栅极32，并且仍在栅极32和衬底34两者中实现所需的掺杂(针对源极区/漏极区38/40)。LD区44a/44b相比源极区/漏极区38/40的掺杂程度更轻(即，每一体积的掺杂物浓度更小)。通过将重掺杂的源极/漏极结扩展到栅极边缘以外，栅极32下方的结分布变得平缓并且重掺杂程度较轻，这使得I)峰值电场减小，并且2)栅极二极管击穿得到改善(通过移动高电场使其远离栅极32)。可针对扩展的源极/漏极PMOS晶体管和扩展的源极/漏极NMOS晶体管两者实现较高的击穿电压。
[0027]应理解，本发明并不限于上文所述和本文中示出的实施例，而是包含归属于所附权利要求的范围内的任何和所有变型。举例来说，在本文中提及本发明并不打算限制任何权利要求或权利要求术语的范围，而是仅涉及可由这些权利要求中的一个或多个权利要求涵盖的一个或多个特征。上文所述的材料、过程和数值实例仅具有示例性，并且不应视为限制权利要求。此外，如根据权利要求和说明书明显可见，并非所有方法步骤都需按照所示出或所主张的准确次序执行，而是按照允许本发明的MOS晶体管正确形成的任何次序执行。材料的单个层可形成为此类材料或类似材料的多个层，并且反之亦然。最后，图5示出对称扩展的源极/漏极NMOS晶体管(在P型衬底中借助N+掺杂物形成)，然而，本发明可实施为对称扩展的源极/漏极PMOS晶体管(在P型衬底34的N阱54中借助P+掺杂物形成)，如图7所示。
[0028]应该指出的是，如本文所用，术语“在…上方”和“在…之上”两者包容地包含“直接在…之上”(两者间未设置中间材料、元件或空间)和“间接在…之上”(两者间设置有中间材料、元件或空间)。同样，术语“相邻”包含“直接相邻”(两者间未设置中间材料、元件或空间)和“间接相邻”(两者间设置有中间材料、元件或空间)。举例来说，“在衬底上方”形成元件可包含在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。
【主权项】
1.一种晶体管，包括: 衬底； 导电栅极，其设置于所述衬底上方并且与所述衬底绝缘，其中所述衬底中的沟道区设置于所述导电栅极下方； 第一绝缘材料间隔物,其位于所述衬底上方并且横向地相邻于所述导电栅极的第一侧； 第二绝缘材料间隔物，其位于所述衬底上方并且横向地相邻于所述导电栅极的与所述第一侧相对的第二侧； 源极区，其形成于所述衬底中并且相邻于所述导电栅极的所述第一侧和所述第一间隔物，但与所述导电栅极的所述第一侧和所述第一间隔物横向地间隔开； 漏极区，其形成于所述衬底中并且相邻于所述导电栅极的所述第二侧和所述第二间隔物，但与所述导电栅极的所述第二侧和所述第二间隔物横向地间隔开； 第一 LD区，其形成于所述衬底中并且在所述沟道区和所述源极区之间横向地扩展，其中所述第一 LD区具有设置于所述第一间隔物下方的第一部分和不设置于所述第一及第二间隔物下方并且不设置于所述导电栅极下方的第二部分，并且其中所述第一 LD区的掺杂物浓度小于所述源极区的掺杂物浓度；以及 第二 LD区，其形成于所述衬底中并且在所述沟道区和所述漏极区之间横向地扩展，其中所述第二 LD区具有设置于所述第二间隔物下方的第一部分和不设置于所述第一及第二间隔物下方并且不设置于所述导电栅极下方的第二部分，并且其中所述第二 LD区的掺杂物浓度小于所述漏极区的掺杂物浓度。
2.根据权利要求1所述的装置，其中: 所述第一 LD区的边缘与所述导电栅极的所述第一侧对准；并且 所述第二 LD区的边缘与所述导电栅极的所述第二侧对准。
3.根据权利要求1所述的装置，其中所述导电栅极通过绝缘材料层与所述衬底绝缘，并且其中所述第一及第二间隔物直接相邻于所述绝缘材料层和所述导电栅极。
4.一种形成晶体管的方法，包括: 在衬底上方形成导电栅极并且使其与所述衬底绝缘，其中所述衬底中的沟道区设置于所述导电栅极下方； 执行第一次注入，将掺杂物注入到所述衬底的相邻于所述导电栅极的相对的第一及第二侧的部分中，以分别在所述衬底中形成第一及第二 LD区； 形成第一绝缘材料间隔物，其位于所述衬底中的所述第一 LD区上方并且横向地相邻于所述导电栅极的所述第一侧； 形成第二绝缘材料间隔物，其位于所述衬底中的所述第二 LD区上方并且横向地相邻于所述导电栅极的所述第二侧； 形成掩模材料，所述掩模材料至少在所述衬底的直接横向地相邻于所述第一及第二间隔物的部分上方扩展，但使得与所述第一及第二间隔物横向地间隔开的所述衬底的至少部分处于暴露状态； 执行第二次注入，将掺杂物注入到所述衬底的所述暴露部分，以在所述衬底中形成相邻于所述导电栅极的所述第一侧和所述第一间隔物、但与所述导电栅极的所述第一侧和所述第一间隔物横向地间隔开的源极区，以及在所述衬底中形成相邻于所述导电栅极的所述第二侧和所述第二间隔物、但与所述导电栅极的所述第二侧和所述第二间隔物横向地间隔开的漏极区； 其中所述第一 LD区在所述沟道区和所述源极区之间横向地扩展，并且具有设置于所述第一间隔物下方的第一部分和不设置于所述第一及第二间隔物下方并且不设置于所述导电栅极下方的第二部分，并且其中所述第一 LD区的掺杂物浓度小于所述源极区的掺杂物浓度；并且 其中所述第二 LD区在所述沟道区和所述漏极区之间横向地扩展，并且具有设置于所述第二间隔物下方的第一部分和不设置于所述第一及第二间隔物下方并且不设置于所述导电栅极下方的第二部分，并且其中所述第二 LD区的掺杂物浓度小于所述漏极区的掺杂物浓度。
5.根据权利要求4所述的方法，其中: 所述掩模材料的形成还包括使所述导电栅极的至少一部分处于暴露状态；并且 所述第二次注入的执行还包括将所述掺杂物同时注入到所述导电栅极和所述衬底的所述暴露部分中。
6.根据权利要求4所述的方法，其中所述掩模材料在所述第一及第二间隔物上方进一步扩展。
【专利摘要】一种晶体管及其制造方法，所述晶体管包括衬底、位于所述衬底上方的导电栅极和所述衬底中位于所述导电栅极下方的沟道区。第一及第二绝缘间隔物横向地相邻于所述导电栅极的第一及第二侧。所述衬底中的源极区相邻于所述导电栅极的所述第一侧和所述第一间隔物，但与所述导电栅极的所述第一侧和所述第一间隔物横向地间隔开；并且所述衬底中的漏极区相邻于所述导电栅极的所述第二侧和所述第二间隔物，但与所述导电栅极的所述第二侧和所述第二间隔物横向地间隔开。第一及第二LD区位于所述衬底中并且分别在所述沟道区和所述源极区或漏极区之间横向地扩展，所述第一及第二LD区各自具有既不设置于所述第一及第二间隔物下方、也不设置于所述导电栅极下方的部分，并且各自具有小于所述源极区或漏极区的掺杂物浓度的掺杂物浓度。
【IPC分类】H01L29-06
【公开号】CN104662665
【申请号】CN201380050798
【发明人】C-S.苏, M.塔达尤尼, Y-H.陈
【申请人】硅存储技术公司
【公开日】2015年5月27日
【申请日】2013年8月26日
【公告号】EP2901482A1, US20140084367, US20150270372, WO2014051911A1