半导体器件和电子电器的制造方法
【技术领域】
[0001]本技术涉及半导体器件和电子电器，特别涉及通过堆叠半导体基板而形成并且在改进信号输出特性的同时可以维持微细晶体管的可靠性的半导体器件和电子电器。
【背景技术】
[0002]关于常规的固态成像元件，重要的是减少会导致图像质量劣化的半导体基板表面上的暗电流，以及改进CCD或CMOS图像传感器中的像素晶体管的闪烁噪声或随机电报噪声的特性。
[0003]暗电流的一个原因是由于在制造固态成像元件过程中来自等离子处理(CVD或干法蚀刻)的UV照射或充电的等离子损伤而导致的半导体基板的界面态(interface state)的增加。
[0004]为了通过减少暗电流来改进图像传感器的像素特性，已经使用氢原子或氟原子来终止器件界面处的悬垂键(dangling bonds) ο
[0005]例如，存在这样的技术:通过从钝化膜(SiN膜)分离出氢以及将氢与表面上的悬垂键联接来减少作为半导体基板的光接收元件的光电二极管表面上的暗电流。
[0006]然而，在常规结构中，氢被供给到包括像素部和外围回路部的整个半导体基板；因此，如果将氢供给到像素部的量是稳固的，则将氢供给到位于外围回路部中的微细晶体管的量过大，在此情况下，问题会发生，原因是半导体基板表面侧的氢过量，从而劣化NBTI (负偏压温度不稳定性(Negative Bias Temperature Instability))。
[0007]鉴于上述内容，已经提出了一种技术，供给氢的钝化膜被设定成在像素部中和外围回路部中包含不同量的氢，使得从钝化膜供给到半导体表面部的氢的量在像素部中和外围回路部中通过烧结工艺(例如，见专利文献I)被分开地控制。
[0008]而且，近年来，已经提出了各种类型的固态成像器件:通过将其像素区域经布置多个像素而形成的半导体芯片与包括用于信号处理的逻辑电路的半导体芯片电连接来构造一个器件。例如，已经提出了一种半导体模块，其中背面照射类型的图像传感器芯片与设置有信号处理回路的信号处理芯片用微凸块彼此连接。
[0009]换句话说，已经研发出许多通过堆叠半导体芯片(半导体基板)而形成的图像传感器。
[0010]关于通过以这种方式堆叠半导体芯片而形成的图像传感器，已经提出了用于半导体器件的制造方法:作为半成品并且分别包括像素阵列和逻辑电路的第一半导体晶片和第二半导体晶片彼此结合；第一半导体晶片变薄；在像素阵列和逻辑电路之间进行电连接；然后产品作为芯片得以完成并且设置为背面照射类型的固态成像器件(例如，见专利文献2)。
[0011]引用列表
[0012]专利文献
[0013]专利文献1:日本专利申请特开N0.2009-188068
[0014]专利文献2:日本专利申请特开N0.2010-245506
【发明内容】
[0015]本发明要解决的问题
[0016]然而，在常规技术中，当通过堆叠半导体基板来制造图像传感器等时，一直难以精确地控制像素部中和外围回路中的氢浓度。例如，如引用I公开的，如果像素区域的氢浓度通过烧结工艺而增加，则诸如NBTI和HCI的元件可靠性在用于外围回路的微细晶体管中劣化。
[0017]特别地，在通过堆叠半导体基板而形成的图像传感器的情况下，被堆叠的基板必然包括包含氢的膜，并且紧接在结合基板的步骤之后是在基板被堆叠的状态下执行的200°C至400°C的热处理。因此，整个被堆叠基板的氢浓度得以均一化；相应地，在改进像素特性的同时一直难以维持微细晶体管的可靠性。
[0018]本技术鉴于上述情形而公开，并且提供了通过堆叠半导体基板而形成的器件，其中在改进信号输出特性的同时，微细晶体管的可靠性得以维持。
[0019]问题的解决方案
[0020]根据本技术的第一方面，提供了一种半导体器件，包括:第一半导体基板；第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板和所述第二半导体基板的界面态的悬垂键终止原子(dangling bond terminating atom)的扩散，其中至少两个半导体基板被堆叠，并且所述半导体基板被彼此电连接，所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0021]所述第一半导体基板的界面态可以低于所述第二半导体基板的界面态。
[0022]供给所述悬垂键终止原子的原子供给膜可以进一步插入所述第一半导体基板与所述扩散防止膜之间。
[0023]所述悬垂键终止原子可以是氢，并且在所述第一半导体基板中由氮化硅薄膜形成的绝缘薄膜用作所述原子供给膜。
[0024]所述第一半导体基板和所述第二半导体基板可以进行堆叠，在所述扩散防止膜与所述第二半导体基板之间插入原子闭塞膜(atom occlus1n film)，该原子闭塞膜闭塞所述悬垂键终止原子。
[0025]所述悬垂键终止原子可以是氢，并且由钛形成的在所述第二半导体基板中覆盖多层布线层或引出电极的屏蔽金属用作所述原子闭塞膜。
[0026]所述器件可以构成为固态成像器件，并且在所述第一半导体基板形成有像素部，在所述第二半导体基板形成有逻辑电路。
[0027]所述半导体器件可以进一步包括设置有存储器电路的第三半导体基板，其中所述第二半导体基板设置在所述第一半导体基板与所述第三半导体基板之间，并且所述第一半导体基板至所述第三半导体基板进行堆叠，在所述第二半导体基板的界面与所述第三半导体基板的界面之间还插入所述扩散防止膜，该扩散防止膜防止所述悬垂键终止原子的扩散。
[0028]所述扩散防止膜可以是通过等离子CVD形成的SiN膜。
[0029]所述扩散防止膜可以通过600°C或以上的膜形成工艺而形成在支撑基板上，形成在所述支撑基板上的所述扩散防止膜和所述第二半导体基板彼此结合，并且所述支撑基板被研磨而被移除，所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0030]所述扩散防止膜可以是通过LP-CVD形成的SiN膜。
[0031]所述扩散防止膜可以具有2.7g/cm至3.5g/cm的膜密度。
[0032]所述扩散防止膜可以具有150nm或以下的厚度。
[0033]所述扩散防止膜可以是通过ALD-CVD形成的SiN膜。
[0034]所述第一半导体基板和所述第二半导体基板可以被堆叠，使它们的多层布线层彼此面对。
[0035]所述第一半导体基板和所述第二半导体基板可以被堆叠，使它们的多层布线层不彼此面对。
[0036]根据本技术的第二方面，提供了一种电子电器，包括:第一半导体基板；第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板和所述第二半导体基板的界面态的悬垂键终止原子的扩散，其中至少两个半导体基板被堆叠，并且所述半导体基板被彼此电连接，所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0037]根据本技术的第一方面和第二方面，至少两个半导体基板被堆叠，所述半导体基板被彼此电连接，并且所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0038]本发明的效果
[0039]根据本技术，在通过堆叠半导体基板而形成的器件中，在改进信号输出特性的同时可以维持微细晶体管的可靠性。
【附图说明】
[0040]图1是示出MOSFET半导体基板的总体结构示例的视图。
[0041]图2是示出本技术所应用到的固态成像器件的示意性结构的视图。
[0042]图3是示出根据本技术实施方式的固态成像器件基本示意性结构的视图。
[0043]图4是示出根据本技术所应用到的固态成像器件实施方式的结构示例的截面视图。
[0044]图5是示出用于图4固态成像器件的制造方法的视图。
[0045]图6是示出用于图4固态成像器件的制造方法的视图。
[0046]图7是示出用于图4固态成像器件的制造方法的视图。
[0047]图8是示出根据本技术所应用到的固态成像器件另一实施方式的结构示例的截面视图。
[0048]图9是示出本技术所应用到的固态成像器件简化结构示例的视图。
[0049]图10是示出本技术所应用到的固态成像器件另一简化结构示例的视图。
[0050]图11是示出本技术所应用到的固态成像器件另一简化结构示例的视图。
[0051]图12是示出本技术所应用到的固态成像器件另一简化结构示例的视图。
[0052]图13是示出本技术所应用到的双极器件简化结构示例的视图。
[0053]图14是示出当LP-SiN用作扩散防止膜时用于固态成像器件的制造工艺的视图。
[0054]图15是示出当LP-SiN用作扩散防止膜时用于固态成像器件的制造工艺的视图。
[0055]图16是示出当LP-SiN用作扩散防止膜时用于固态成像器件的制造工艺的视图。
[0056]图17是示出当LP-SiN用作扩散防止膜时用于固态成像器件的制造工艺的视图。
[0057]图18是示出在固态成像器件通过堆叠两个半导体基板而形成的情况下的示例的视图。
[0058]图19是示出在固态成像器件通过堆叠两个半导体基板而形成的情况下的另一示例的视图。
[0059]图20是示出在固态成像器件通过堆叠三个半导体基板而形成的情况下的示例的视图。
[0060]图21是示出在固态成像器件通过堆叠三个半导体基板而形成的情况下的另一示例的视图。
[0061]图22是示出本技术所应用到的电子电器结构示例的框图。
【具体实施方式】
[0062]下文参照附图描述本文中公开的技术的实施方式。
[0063]首先，描述常规技术的问题。
[0064]例如，在形成MOSFET的情况下，金属电极连接到位于一般由娃(Si)形成的半导体基板(半导体晶片)上的源极和漏极。
[0065]在此，硅(Si)的表面被氧化成二氧化硅(Si02)膜。注意到，Si02膜也被称为栅氧化膜。
[0066]在Si和Si02之间的界面处，原子键的数量没有完美地重合；由此，Si或氧的未联接的键(悬垂键)残留。在该部分中，Si中的电子或空穴被轻易捕获。
[0067]业已知晓，用来捕获电子或空穴的位于不同物质之间界面处的悬垂键会影响称作界面态的半导体元件特性。
[0068]例如，如果界面态存在于栅氧化膜与像素晶体管的Si基板之间的界面处，则在像素晶体管中诸如闪烁噪声或随机电报噪声的特性被劣化。
[0069]而且，业已知晓，例如，如果界面态存在于设置有H)的Si基板的表面上，则电流流过界面态，并且使用ro的固态成像器件的暗电流特性被劣化。
[0070]例如，在制造固态成像元件的过程中，通过来自等离子处理(CVD或干法蚀刻)的充电或UV照射的等