上的捕获诸如压力或静电电容等另一物理量的分布作为图像的指纹检测传感器。
[0277]本技术的实施方式并不限于上面的实施方式，并且在不脱离本技术内容的范围内可以进行各种修改。
[0278]注意到，本技术可以具有下面的结构。
[0279](I) 一种半导体器件，包括:
[0280]第一半导体基板；
[0281]第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和
[0282]扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板和所述第二半导体基板的界面态的悬垂键终止原子的扩散，其中
[0283]至少两个半导体基板被堆叠，并且所述半导体基板被彼此电连接，并且
[0284]所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0285](2)根据(I)所述的半导体器件，其中，所述第一半导体基板的界面态低于所述第二半导体基板的界面态。
[0286](3)根据(2)所述的半导体器件，其中，供给所述悬垂键终止原子的原子供给膜进一步插入所述第一半导体基板与所述扩散防止膜之间。
[0287](4)根据⑶所述的半导体器件，其中，
[0288]所述悬垂键终止原子是氢，并且
[0289]在所述第一半导体基板中由氮化硅薄膜形成的绝缘薄膜用作所述原子供给膜。
[0290](5)根据⑵至(4)任一所述的半导体器件，其中，所述第一半导体基板和所述第二半导体基板堆叠有原子闭塞膜，所述原子闭塞膜使插入所述扩散防止膜与所述第二半导体基板之间的所述悬垂键终止原子闭塞。
[0291](6)根据(5)所述的半导体器件，其中，
[0292]所述悬垂键终止原子是氢，并且
[0293]由钛形成的在所述第二半导体基板中覆盖多层布线层或引出电极的屏蔽金属用作所述原子闭塞膜。
[0294](7)根据⑵至(6)任一所述的半导体器件，其中，
[0295]所述器件构成为固态成像器件，并且
[0296]提供用于所述第一半导体基板的像素部，提供用于所述第二半导体基板的逻辑电路。
[0297](8)根据(7)所述的半导体器件，进一步包括设置有存储器电路的第三半导体基板，其中
[0298]所述第二半导体基板设置在所述第一半导体基板与所述第三半导体基板之间，并且
[0299]所述第一半导体基板至所述第三半导体基板堆叠有所述扩散防止膜，所述扩散防止膜防止插入所述第二半导体基板的界面与所述第三半导体基板的界面之间的所述悬垂键终止原子的进一步扩散。
[0300](9)根据⑴所述的半导体器件，其中，所述扩散防止膜是通过等离子CVD形成的
SiN 膜。
[0301](10)根据⑴所述的半导体器件，其中，
[0302]所述扩散防止膜通过600°C或以上的膜形成工艺而形成在支撑基板上，
[0303]形成在所述支撑基板上的所述扩散防止膜和所述第二半导体基板彼此结合，并且所述支撑基板被研磨以待移除，并且
[0304]所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0305](11)根据(10)所述的半导体器件，其中，所述扩散防止膜是通过LP-CVD形成的
SiN 膜。
[0306](12)根据(10)所述的半导体器件，其中，所述扩散防止膜具有2.7g/cm至3.5g/cm的膜密度。
[0307](13)根据(10)所述的半导体器件，其中，所述扩散防止膜具有150nm或以下的厚度。
[0308](14)根据(10)所述的半导体器件，其中，所述扩散防止膜是通过ALD-CVD形成的
SiN 膜。
[0309](15)根据(I)所述的半导体器件，其中，所述第一半导体基板和所述第二半导体基板被堆叠，使它们的多层布线层彼此面对。
[0310](16)根据(I)所述的半导体器件，其中，所述第一半导体基板和所述第二半导体基板被堆叠，使它们的多层布线层不彼此面对。
[0311](17) —种电子电器，包括:
[0312]第一半导体基板；
[0313]第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和
[0314]扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板和所述第二半导体基板的界面态的悬垂键终止原子的扩散，其中
[0315]至少两个半导体基板被堆叠，并且所述半导体基板被彼此电连接，并且
[0316]所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
[0317]参考标记列表
[0318]I 固态成像器件
[0319]31 第一半导体基板
[0320]45 第二半导体基板
[0321]99 扩散防止膜
[0322]200固态成像器件
[0323]201器件层
[0324]202器件层
[0325]203扩散防止膜
[0326]204原子供给膜
[0327]221器件层
[0328]222器件层
[0329]223扩散防止膜
[0330]224原子供给膜
[0331]225原子闭塞膜
[0332]240固态成像器件
[0333]241器件层
[0334]242器件层
[0335]243器件层
[0336]244扩散防止膜
[0337]245原子供给膜
[0338]246扩散防止膜
[0339]247原子供给膜
[0340]301器件层
[0341]301a 布线层
[0342]302支撑基板
[0343]303高温膜
[0344]304高温膜
[0345]305器件层
[0346]305a 布线层
[0347]307器件层
[0348]307a 布线层
【主权项】
1.一种半导体器件，包括: 第一半导体基板； 第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和 扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板和所述第二半导体基板的界面态的悬垂键终止原子的扩散，其中 至少两个半导体基板被堆叠，并且所述半导体基板被彼此电连接，并且所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
2.根据权利要求1所述的半导体器件，其中，所述第一半导体基板的界面态低于所述第二半导体基板的界面态。
3.根据权利要求2所述的半导体器件，其中，供给所述悬垂键终止原子的原子供给膜进一步插入所述第一半导体基板与所述扩散防止膜之间。
4.根据权利要求3所述的半导体器件，其中， 所述悬垂键终止原子是氢，并且 在所述第一半导体基板中由氮化硅薄膜形成的绝缘薄膜用作所述原子供给膜。
5.根据权利要求2所述的半导体器件，其中，所述第一半导体基板和所述第二半导体基板进行堆叠，在所述扩散防止膜与所述第二半导体基板之间插入所述原子闭塞膜，该原子闭塞膜闭塞所述悬垂键终止原子。
6.根据权利要求5所述的半导体器件，其中， 所述悬垂键终止原子是氢，并且 由钛形成的在所述第二半导体基板中覆盖多层布线层或引出电极的屏蔽金属用作所述原子闭塞膜。
7.根据权利要求2所述的半导体器件，其中， 所述器件构成为固态成像器件，并且 在所述第一半导体基板形成有像素部，在所述第二半导体基板形成有逻辑电路。
8.根据权利要求7所述的半导体器件，进一步包括设置有存储器电路的第三半导体基板，其中 所述第二半导体基板设置在所述第一半导体基板与所述第三半导体基板之间，并且所述第一半导体基板至所述第三半导体基板进行堆叠，在所述第二半导体基板的界面与所述第三半导体基板的界面之间还插入所述扩散防止膜，该扩散防止膜防止所述悬垂键终止原子的扩散。
9.根据权利要求1所述的半导体器件，其中，所述扩散防止膜是通过等离子CVD形成的SiN 膜。
10.根据权利要求1所述的半导体器件，其中， 所述扩散防止膜通过600 V或以上的膜形成工艺而形成在支撑基板上， 形成在所述支撑基板上的所述扩散防止膜和所述第二半导体基板彼此结合，并且所述支撑基板被研磨而被移除，并且 所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
11.根据权利要求10所述的半导体器件，其中，所述扩散防止膜是通过LP-CVD形成的SiN 膜。
12.根据权利要求10所述的半导体器件，其中，所述扩散防止膜具有2.7g/cm至3.5g/cm的膜密度。
13.根据权利要求10所述的半导体器件，其中，所述扩散防止膜具有150nm或以下的厚度。
14.根据权利要求10所述的半导体器件，其中，所述扩散防止膜是通过ALD-CVD形成的SiN 膜。
15.根据权利要求1所述的半导体器件，其中，所述第一半导体基板和所述第二半导体基板被堆叠，使它们的多层布线层彼此面对。
16.根据权利要求1所述的半导体器件，其中，所述第一半导体基板和所述第二半导体基板被堆叠，使它们的多层布线层不彼此面对。
17.一种电子电器，包括: 第一半导体基板； 第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和 扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板和所述第二半导体基板的界面态的悬垂键终止原子的扩散，其中 至少两个半导体基板被堆叠，并且所述半导体基板被彼此电连接，并且所述第一半导体基板和所述第二半导体基板被堆叠成使所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
【专利摘要】本技术涉及半导体器件和电子电器，其在改进由被堆叠半导体基板构造的器件的信号输出特性的同时能够维持微细晶体管的可靠性。本发明设置有：第一半导体基板；第二半导体基板，所述第二半导体基板提供的功能不同于由所述第一半导体基板提供的功能；和扩散防止膜，所述扩散防止膜防止用于减少所述第一半导体基板与所述第二半导体基板之间的界面态的悬垂键终止原子的扩散，至少两个半导体基板被堆叠，所述半导体基板被电连接，所述第一半导体基板和所述第二半导体基板被堆叠成这样的状态：所述扩散防止膜插入所述第一半导体基板的界面与所述第二半导体基板的界面之间。
【IPC分类】H01L27-146, H01L27-14
【公开号】CN104662662
【申请号】CN201380048774
【发明人】马场公一, 久保寺隆, 宫崎俊彦, 安茂博章
【申请人】索尼公司
【公开日】2015年5月27日
【申请日】2013年9月19日
【公告号】US20150221694, WO2014050694A1