成像装置、成像系统和成像装置的制造方法
【技术领域】
[0001]本公开涉及成像装置、成像系统和成像装置的制造方法。
【背景技术】
[0002]已提出了利用结型场效应晶体管的成像装置。日本专利公开2007-165736号描述了一种包括多个像素的成像装置。每个像素包括结型场效应晶体管。在日本专利公开2007-165736号中描述的结型场效应晶体管中，沟道区域(channel reg1n)被夹在面栅区域(surface gate reg1n)与埋栅区域(buried gate reg1n)之间。沟道区域在埋栅区域的端部连接到漏极区域。
【发明内容】
[0003]根据本公开的一方面，提供了一种成像装置。该成像装置包括:光电转换单元；以及结型场效应晶体管，被配置为基于由光电转换单元生成的载流子来输出信号。结型场效应晶体管包括形成沟道的第一导电类型的半导体区域。结型场效应晶体管包括第二导电类型的栅极区域。第一导电类型的半导体区域包括第一区域和第二区域。第一区域和第二区域朝着沟道中的载流子漂移的方向按此顺序布置。第二区域的杂质密度低于第一区域的杂质密度。
[0004]根据本公开的另一方面，提供了一种成像装置。该成像装置包括:光电转换单元；以及结型场效应晶体管，被配置为基于由光电转换单元生成的载流子来输出信号。结型场效应晶体管包括形成沟道的第一导电类型的半导体区域。结型场效应晶体管包括第二导电类型的栅极区域。在第一导电类型的半导体区域的至少一部分中，杂质密度分布被形成为使得杂质密度随着位置朝着沟道中的载流子漂移的方向移动而变低。
[0005]根据本公开的另一方面，提供了一种成像装置。该成像装置包括:光电转换单元；以及结型场效应晶体管，被配置为基于由光电转换单元生成的载流子来输出信号。结型场效应晶体管包括第一导电类型的沟道区域、第一导电类型的源极区域、第一导电类型的漏极区域和第二导电类型的栅极区域。沟道区域包括第一区域和第二区域。第一区域和第二区域从源极区域到漏极区域按此顺序布置。第二区域的杂质密度低于第一区域的杂质密度。
[0006]根据本公开的另一方面，提供了一种成像装置。该成像装置包括光电转换单元；以及结型场效应晶体管，被配置为基于由光电转换单元生成的载流子来输出信号。结型场效应晶体管包括第一导电类型的沟道区域、第一导电类型的源极区域、第一导电类型的漏极区域和第二导电类型的栅极区域。在沟道区域的至少一部分中，杂质密度分布被形成为使得杂质密度随着位置从源极区域移到漏极区域而变低。
[0007]根据本公开的另一方面，提供了一种成像装置。该成像装置包括:光电转换单元；以及结型场效应晶体管，被配置为基于由光电转换单元生成的载流子来输出信号。结型场效应晶体管包括第一导电类型的沟道区域、第一导电类型的源极区域、第一导电类型的漏极区域和第二导电类型的栅极区域。漏极区域的杂质密度低于沟道区域的杂质密度。
[0008]根据本公开的另一方面，提供了一种成像系统。成像系统包括上述的成像装置和被配置为处理从成像装置输出的信号的信号处理单元。
[0009]根据本公开的另一方面，提供了一种成像装置的制造方法。该成像装置包括:光电转换单元；以及被配置为基于由该光电转换单元生成的载流子来输出信号的结型场效应晶体管。该制造方法包括形成第一导电类型的半导体区域和结型场效应晶体管的栅极区域的步骤，所述栅极区域具有第二导电类型并且被布置在与第一导电类型的半导体区域不同的深度处。通过使用限定第一开口的第一掩模以杂质掺杂半导体衬底来形成第一导电类型的半导体区域和栅极区域。该制造方法包括通过使用限定第二开口的第二掩模以杂质掺杂半导体衬底来形成结型场效应晶体管的具有第一导电类型的沟道区域的步骤。在形成第一导电类型的半导体区域时以杂质掺杂的区域与在形成沟道区域时以杂质掺杂的区域交叠。第二开口的第一部分到与半导体衬底的表面平行的平面上的正交投影与第一开口到该平面上的正交投影交叠。第二开口的不同于第一部分的第二部分到该平面上的正交投影与第一掩模到该平面上的正交投影交叠。
[0010]参考附图根据下列示范性实施例的描述，本公开的更多特征将变得清楚。
【附图说明】
[0011]图1是示意性示出成像装置的平面结构的图。
[0012]图2是示意性示出成像装置的截面结构的图。
[0013]图3A是示意性示出成像装置的截面结构的图。
[0014]图3B是示意性示出成像装置的截面结构的图。
[0015]图4A-4C是说明成像装置的制造方法的图。
[0016]图5A-5B是示意性示出在制造成像装置时所使用的掩模的图。
[0017]图6A是示意性示出成像装置的截面结构的图。
[0018]图6B是示意性示出成像装置的截面结构的图。
[0019]图6C是示意性示出成像装置的截面结构的图。
[0020]图7A是示意性示出成像装置的平面结构的图。
[0021]图7B是示意性示出成像装置的截面结构的图。
[0022]图7C是示意性示出成像装置的截面结构的图。
[0023]图8是示意性示出成像装置的平面结构的图。
[0024]图9A是示意性示出成像装置的截面结构的图。
[0025]图9B是示意性示出成像装置的截面结构的图。
[0026]图10A-10C是说明成像装置的制造方法的图。
[0027]图11是成像系统的框图。
【具体实施方式】
[0028]根据本公开的一些实施例，可以减小噪声。
[0029]在发明人已知的结型场效应晶体管中，当电流流过结型场效应晶体管的沟道时，在结型场效应晶体管的漏极附近可生成大电场。该大电场可引起碰撞电离，因此可生成载流子。所生成的载流子可进入到结型场效应晶体管的栅极区域中，由此可生成噪声。
[0030]本公开的一些实施例提供了包括结型场效应晶体管的成像装置，其中可以减小噪声。
[0031]本公开的实施例提供了包括多个像素的成像装置。每个像素包括结型场效应晶体管(以下称为JFET)。JFET包括分别形成在半导体衬底中的栅极区域、沟道区域、漏极区域和源极区域。在JFET中，栅极区域的导电类型不同于沟道区域、漏极区域和源极区域的导电类型。
[0032]在本实施例中，成像装置利用了其中沟道电流的方向与半导体衬底的表面平行的横向JFET(lateral JFET)。因此，当在平面视图中观看时，漏极区域和沟道区域是相邻布置、定位、放置或设置的。在本说明书中，当提到在平面视图中观看时构件的布置、位置或形状时或者只是提到在平面视图中构件的布置、位置或形状时，意指被垂直投影到与半导体衬底的表面平行的平面上的构件的正交投影的布置、位置或形状。因此，漏极区域到与半导体衬底的表面平行的平面上的正交投影和沟道区域到该平面上的正交投影彼此相邻。半导体衬底的表面被定义为半导体区域与绝缘体之间的界面。投影可以是当物体暴露于与某平面垂直的平行光线时在该平面上产生的该物体的阴影。
[0033]根据本公开的实施例的特征在于形成JFET的沟道的具有第一导电类型的半导体区域的杂质密度分布或者杂质分布。形成沟道的半导体区域被限定为要作为JFET的沟道电流的路径的区域。具有第一导电类型的半导体区域包括第一区域和具有比第一区域的杂质密度低的杂质密度的第二区域。第一区域和第二区域朝着沟道中的载流子漂移的方向按此顺序被布置、定位、放置或设置。在另一方面中，在形成JFET的沟道的具有第一导电类型的半导体区域的至少一部分中，杂质密度分布或者杂质分布被形成为使得杂质密度沿着沟道中的载流子漂移的方向变低。
[0034]在一些实施例中，形成沟道的半导体区域包括沟道区域、漏极区域和源极区域。在这些实施例中，漏极区域的杂质密度低于沟道区域的杂质密度。或者，在这些实施例中，在沟道区域的至少一部分中，杂质密度分布或者杂质分布被形成为使得杂质密度随着从源极区域到漏极区域而变低。
[0035]第一导电类型为N型的实施例包括具有N型沟道区域的JFET。在此情况下，载流子指的是电子。电子朝着电压变高的方向漂移。第一导电类型为P型的实施例包括具有P型沟道区域的JFET。在此情况下，载流子指的是空穴。空穴朝着电压变低的方向漂移。
[0036]根据上述配置，可以缓和在漏极区域附近生成的夹断区域中的电场。因此，可以减少由于碰撞电离引起的载流子的生成。结果，可以减小噪声。
[0037]以下，将参考附图详细描述本公开的实施例。本公开不仅限于以下将要描述的实施例。另外，以下实施例之一的部分配置被添加到另一实施例或者被另一实施例的部分配置所替换的示例也是本公开的实施例。
[0038]在要描述的实施例中，栅极区域是P型的，并且沟道区域、漏极区域和源极区域是N型的。本公开包括每个半导体区域的导电类型被反转的实施例。
[0039]第一实施例
[0040]图1是示意性示出本实施例的成像装置的平面结构的图。图1示出了一个像素。像素包括诸如光电二极管之类的光电转换单元、传输晶体管、复位晶体管和JFET。本实施例的成像装置包括多个图1中所示的像素。
[0041]在本实施例中，光电转换单元是光电二极管。光电二极管包括在半导体衬底的表面中形成的N型半导体区域I和在N型半导体区域I下方形成的P型半导体区域2。N型半导体区域I和P型半导体区域2形成PN结。由入射光生成的空穴作为信号电荷被累积在P型半导体区域2中。累积在P型半导体区域2中的信号电荷被传输到浮置扩散区域3 (以下称为FD区域3)。FD区域3是P型半导体区域。传输栅电极4将信号电荷从P型半导体区域2传输到FD区域3。
[0042]JFET包括P型栅极区域9、N型沟道区域10、N型半导体区域22和N型源极区域Ilo当在平面视图中观看时，沟道区域10和N型半导体区域22彼此相交。如稍后将说明的图2中所示，沟道区域10和N型半导体区域22被至少部分地布置、定位、放置或设置在相同深度处。因此，在一定深度处设有在平面视图中具有交叉形状的N型半导体区域。
[0043]在本说明书中，出于描述目的，具有十字形状的N型半导体区域被区分为沟道区域10和N型半导体区域22。具有十字形状的N型半导体区域的相交部分是沟道区域10并且是N型半导体区域22。在本说明书中，当提到这一点时，将描述成“N型半导体区域22的至少一部分被包括在沟道区域10中”。换言之，N型半导体区域包括被包括在沟道区域10中的部分和不被包括在沟道区域10中的部分。
[0044]N型半