二公共层CHL和CEL可以不仅共同设置在像素区域PXA(i，j)和外围区域PA上，而且共同设置在其它像素区域中。第二电极0E2可以设置在全部像素区域中。
[0090]第一公共层CHL可以包括至少空穴注入层，第二公共层CEL可以包括电子注入层。第一公共层CHL还可以包括设置在空穴注入层和有机发光层EML之间的空穴传输层，第二公共层CEL还可以包括设置在电子注入层和有机发光层EML之间的电子传输层。
[0091 ] 密封层ECL设置在第二电极0E2上以覆盖有机发光二极管OLED (i，j)。密封层ECL通常设置在基底基板SUB上。密封层ECL可以一体形成为单一整体和不可分割的单元。在一示例性实施方式中，例如，密封层ECL通常覆盖像素区域PXA (i，j)至PXA(i+l，j+2)和邻近像素区域PXA(i，j)至PXA(i+l，j+2)的外围区域PA。密封层ECL覆盖限定在基底基板SUB上的全部像素区域。
[0092]在备选的不例性实施方式中，显不面板DP可以包括面对基底基板SUB的相对基板(未示出)。相对基板可以设置在密封层ECL上。相对基板可以包括滤色器。在示例性实施方式中，可以从显示面板DP省略密封层。在这样的实施方式中，在从显示面板DP省略密封层的情形下，相对基板可以用作密封层。
[0093]图6是显示根据本发明的显示面板的示例性实施方式的一部分的透视图。图7是显示根据本发明的像素的示例性实施方式的等效电路图。
[0094]参考图6，显示面板DPlO的示例性实施方式包括第一显示基板DSl和第二显示基板DS2。第一显示基板DSl和第二显示基板DS2在厚度方向(在下文中，被称为第三方向DR3)上彼此间隔开。液晶层LCL插置在第一显示基板DSl和第二显示基板DS2之间。
[0095]显示面板DPlO包括用于显示图像的显示区域TA和邻近显示区域TA设置的非显示区域LSA。显示区域TA传输由背光单元(未示出)产生且传送到其上的光。非显示区域LSA阻挡由背光单元产生且传送到其上的光。
[0096]显示面板DPlO包括像素和用于施加信号至像素的信号线。像素设置为分别相应于显示区域TA。每个像素包括显示元件和控制显示元件的电路部分。显示元件交叠显示区域TA。信号线交叠非显示区域LSA。
[0097]在示例性实施方式中，如图6所示，像素区域PXA具有比与其相应的显示区域TA的面积大的面积。像素区域PXA可以比显示区域TA宽一区域，该区域是其中设置电路部分的区域。
[0098]每个像素具有与图7所示的像素PX10(i，j)相同的等效电路。在示例性实施方式中，如图7所示，像素PXlO (i，j)包括作为显示元件的液晶电容器Clc和作为电路部分的薄膜晶体管TFT。在这样的实施方式中，像素PX10(i，j)包括并联连接到液晶电容器Clc的存储电容器Cst。在备选的示例性实施方式中，存储电容器Cst可以被省略。
[0099]薄膜晶体管TFT连接到相应的栅极线GLi和相应的数据线DLj。薄膜晶体管TFT响应被施加到相应栅极线GLi的栅极信号而输出被施加到相应数据线DLj的数据信号。
[0100]液晶电容器Clc被充以与数据信号相应的电压。液晶电容器Clc包括两个电极和液晶层。存储电容器Cst包括两个电极和插置在两个电极之间的绝缘层，其中一个电极由一部分公共线限定。
[0101]相应的栅极线GLi和相应的数据线DLj可以设置在相同的显示基板上，也就是说，设置在第一显示基板DSl和第二显示基板DS2的其中之一上。液晶电容器Clc的两个电极可以设置在第一显示基板DSl和第二显示基板DS2的其中之一上，这可以根据显示面板DPlO的操作模式而确定，或者可以分别设置在第一和第二显示基板DSl和DS2上。随后将描述关于其的细节。
[0102]图8是显示根据本发明的像素的示例性实施方式的平面图。图9是显示根据本发明的显示面板的示例性实施方式的截面图。图9显示沿图8的线II1-1IV截取的截面图。在图8和图9中显示的相同或相似元件已用与以上用来描述图1至图5中的显示面板的示例性实施方式相同的附图标记标注，在下文中将省略或简化其任何重复的详细描述。
[0103]图8和图9显示其中像素PXlO (i，j)具有与图7的像素ΡΧΙΟα，j)相同的等效电路的示例性实施方式。在图8和图9显示的这样的实施方式中，显示面板可以以垂直配向(“VA”)模式运行。
[0104]第一显示基板DSl包括第一基底基板SUBl、第i条栅极线GL1、第j条数据线DLj、公共线CL1、薄膜晶体管TFT、多个绝缘层10和20、以及像素电极PE。
[0105]第j条数据线DLj和薄膜晶体管TFT设置在缓冲层BL上。薄膜晶体管TFT包括输入电极SE、输出电极DE、有源部分AL和控制电极GE。
[0106]在这样的实施方式中，薄膜晶体管TFT的输入电极SE、输出电极DE、有源部分AL和控制电极GE分别对应于图4中显示的第一薄膜晶体管TFTl的第一输入电极SE1、第一输出电极DEl、第一有源部分ALl和第一控制电极GEl。在这样的实施方式中，如图9所示，薄膜晶体管TFT的输出电极DE通过半导体层SCL的设置在输出电极DE上的第二部分PP2电连接到像素电极PE。
[0107]第一绝缘层10设置在缓冲层BL上以覆盖薄膜晶体管TFT。公共线CLi设置在第一绝缘层10上。公共线CLi被施加具有与被施加到公共电极CE的电压的电压电平实质上相同的电压电平的电压，这将在随后被详细描述。第二绝缘层20设置在第一绝缘层10上。第二绝缘层20可以在第一绝缘层10上提供平坦化的表面。像素电极PE设置在第二绝缘层20的平坦化表面上。像素电极PE通过接触孔CHlO连接到半导体层SCL的第二部分PP2，该接触孔CHlO穿透第一和第二绝缘层10和20被限定或形成。
[0108]第二显示基板DS2包括第二基底基板SUB2、黑矩阵BM、滤色器CF和公共电极CE。设置黑矩阵BM的区域对应于非显示区域LSA，没有设置黑矩阵BM的区域对应于显示区域TA。滤色器CF交叠显示区域TA。第二显示基板DS2包括具有彼此不同的颜色的滤色器。在示例性实施方式中，例如，一部分滤色器具有红色，另一部分滤色器具有绿色，其它部分滤色器具有蓝色。
[0109]公共电极CE设置在黑矩阵BM和滤色器CF上。在备选的示例性实施方式中，第二显示基板DS2还可以包括平坦化层(未示出)以覆盖黑矩阵BM和滤色器CF。在这样的实施方式中，公共电极CE可以设置在平坦化层上。
[0110]公共电极CE包括透明的导电材料。在示例性实施方式中，公共电极CE可以包括例如透明导电的无机材料，例如ITO或ΙΖ0。
[0111]在备选的示例性实施方式中，公共电极CE可以根据显示面板DPlO的运行模式诸如平面转换(IPS)模式、边缘场转换(FFS)模式、面线转换(PLS)模式等设置在第一基底基板SUBl上。
[0112]在这样的实施方式中，薄膜晶体管TFT具有与参考图3和图4描述的第一薄膜晶体管TFTl实质上相同的结构，可以省略用于连接部分半导体层SCL至输入电极SE和输出电极DE的接触孔。如上所述，在这样的实施方式中，薄膜晶体管TFT的结构变得简化，因而像素PX10(i，j)的开口率提尚。
[0113]在这样的实施方式中，当薄膜晶体管TFT导通时，薄膜晶体管TFT的电流路径经由输入电极SE、半导体层SCL的第二部分PP2、输出电极DE和像素电极PE形成。因此，在这样的实施方式中，在薄膜晶体管TFT和像素电极PE之间的接触电阻不增加，使得在薄膜晶体管TFT中不发生信号延迟例如RC延迟。
[0114]图10是显示根据本发明的像素的备选示例性实施方式的截面图。图10显示与图4相应的像素的备选示例性实施方式的截面图。在图10中，相同或相似元件已用与以上用来描述图3和图4中显示的像素的示例性实施方式相同的附图标记标注，在下文中将省略或简化其任何重复的详细描述。
[0115]在示例性实施方式中，如图4所示，显示面板的晶体管可具有顶栅结构。在备选的示例性实施方式中，如图10所示，显示面板DP20可以包括具有底栅结构的薄膜晶体管。
[0116]在示例性实施方式中，如图10所示，第一控制电极GElO设置在缓冲层BL上。在这样的实施方式中，绝缘层GIL (在下文中，被称为栅极绝缘层)设置在缓冲层BL上以覆盖第一控制电极GE10。第j条数据线DLj、第一输入电极SE10、第一输出电极DElO和下电极LE设置在栅极绝缘层GIL上。
[0117]部分半导体层SCL设置在栅极绝缘层GIL上。半导体层SCL的第一部分PPl设置在第一输入电极SEl上，半导体层SCL的第二部分PP2设置在第一