半导体集成电路的制作方法
【技术领域】
[0001]本技术涉及半导体集成电路。更具体地，本技术涉及具有接收并且输出信号和电源的输入/输出单元的半导体集成电路。
【背景技术】
[0002]近年来，存在对更小并且更轻的电子装置的需求。例如，为了减少电子装置的大小，已经尝试了增加电子装置中包括的半导体集成电路的集成度。半导体集成电路的更高的集成度伴随着输入至半导体集成电路以及从半导体集成电路输出的信号或者电力的数量的增加。因此，半导体封装用于有效地分配这些信号或者电力。
[0003]半导体芯片被设置在半导体封装的基板上，并且电源环、接地环、引线框架等被设置在半导体芯片周围。半导体芯片包括用于接收和输出电源或者信号的多个输入/输出(I/O)单元，其沿着半导体芯片的周边布置。在此，I/o单元被分成用于供应电力的电力单元以及用于接收和输出信号的信号单元。电力单元通过配线连接至电源环或者接地环，同时信号单元通过配线连接至引线框架。
[0004]至于布置I/O单元的方式，已经提出了其中至少设置两行I/O单元并且电力单元被设置在第一行的半导体集成电路，其中，行方向是沿着半导体芯片的周边的方向，并且第一行是更靠近周边的行(例如，参见专利文献I)。这是因为如果电力单元被设置在更远离半导体芯片的周边的第二行中，则由于通过配线接合安装，导致难以在第一行的相同列中提供信号单元。具体地，如果信号单元被设置在第一行的相同列中，连接至电力单元的配线和连接至信号单元的配线会互相交叉。因此，电力单元通常被设置在第一行中。
[0005]然而，在上述传统技术中，可能难以减少电压降的增加。电压降的值通过流过互连的电流I和互连的电阻R的乘积计算，并且因此，电压降也被称为IR压降。由于IR压降增加，供应给半导体集成电路中的电路块的电压可能低于或者等于操作电压，从而导致故障。
[0006]在上述半导体集成电路中，电力单元被设置在第一行中。因此，如果电源互连从半导体芯片中的电力单元连接至电路块，则必须布置电源互连，使得电源互连通过第二行中的I/o单元之间的间隙。因此，难以增加电源互连的宽度，可能导致IR压降增加。
[0007]为了增加电源互连的宽度，与第一行中的电力单元的电势具有相同电势的电力单元可被设置在第二行的相同列中。然而，在该配置中，每个列中的电力单元的数量增加，并且因此，在电源环和接地环中的配线接合需要较大的空间。因此，必须增加电源环或者接地环的宽度。因此，半导体集成电路的大小可能增加。因此，在减少半导体集成电路的大小时难以减少IR压降的增加。
[0008]考虑到这些情况，已经提出了本技术。本技术的目标是减少半导体集成电路中的电压降的增加。
[0009]参考文献列表
[0010]专利文献
[0011]专利文献1:JP 2006-52036A
【发明内容】
[0012]为了解决上述问题提出了本技术。根据本技术的第一方面，提供了半导体集成电路，包括:多个第一输入/输出单元，布置在半导体集成电路基板上；多个第二输入/输出单元，沿着多个第一输入/输出单元布置在半导体集成电路基板上；以及电势供应部，形成在半导体封装基板上，电势供应部的一部分在半导体封装基板的表面中突出，并且被配置为通过包括突出部分的区域将预定电势供应给作为多个第一输入/输出单元中的一个的目标单元以及多个第二输入/输出单元中的邻近目标单元的单元。这提供了通过包括突出部分的区域将预定电势供应给多个第一输入/输出单元中的一个的目标单元以及多个第二输入/输出单元中的邻近目标单元的单元的优势。
[0013]在该第一方面中，电势供应部可包括第一供应部，形成在沿着多个第一或者第二输入/输出单元的带状中，并且被配置为供应第一电势；以及第二供应部，形成在沿着第一供应部的带状中，并且被配置为供应第二电势。第一供应部可在预定位置断开。第二供应部的一部分可朝向其中第一供应部被断的位置突出。这提供了从第二供应部供应第二电势，第二供应部的一部分朝向其中第一供应部被断开的位置突出的优势。
[0014]在该第一方面中，突出部分可形成为在远离除了该突出部分之外的部分的位置处突出。这提供了在电势供应部的突出部分与除了电势供应部的突出部分之外的部分之间设置空间的优势。
[0015]在该第一方面中，与多个第二输入/输出单元相比，多个第一输入/输出单元的位置可更靠近电势供应部而定位。电势供应部可通过配线将不同电势供应给多个第一输入/输出单元中的两个相邻单元中的每一个。这提供了不同电势通过配线被供应给多个第一输入/输出单元中的两个相邻单元的优势。
[0016]在该第一方面中，电路块形成在半导体集成电路基板上；电源互连，形成在从被供应预定电势的第一和第二输入/输出单元至电路块的路线中；多个接合垫，形成在被供应预定电势的各个第一和第二输入/输出单元中，并且通过配线连接至电势供应部；以及被按压测试探针的测试垫，形成在第一和第二输入/输出单元和电路块之间的位置处的电源互连上。这提供了测试垫被形成在第一和第二输入/输出单元和电路块之间的位置处的电源互连上的优势。
[0017]在该第一方面中，可进一步包括电源互连，形成在从被供应预定电势的第一和第二输入/输出单元至电路块的路线中。多个第一输入/输出单元和多个第二输入/输出单元可布置为交错排列方式。与当输入/输出单元被布置为二维网格方式时相比，这提供了具有更大的线宽的电源互连被形成在从以交错排列方式布置的第一输入/输出单元和第二输入/输出单元至电路块的路线中的优势。
[0018]发明效果
[0019]根据本技术，可以展示可减少半导体集成电路中的电压降增加的良好效果。
【附图说明】
[0020]图1是第一实施方式中的半导体集成电路的示例性顶视图。
[0021]图2是示出了第一实施方式中的电源环、接地环和半导体芯片的示例性配置的示图。
[0022]图3是第一实施方式中的半导体封装的示例性顶视图。
[0023]图4是示出了第一实施方式的第一变形例中的电源环部分、接地环部分和突出部分的示例性配置的示图。
[0024]图5是示出了第一实施方式的第二变形例中的电源环部分、接地环部分和突出部分的示例性配置的示图。
[0025]图6是示出了第一实施方式的第三变形例中的半导体芯片的示例性配置的示图。
[0026]图7是示出了第二实施方式中的电源环部分、接地环部分和突出部分的示例性配置的示图。
[0027]图8是示出了第三实施方式中的电源环部分、接地环部分和突出部分的示例性配置的示图。
[0028]图9是示出了第三实施方式的变形例中的电源环部分、接地环部分和突出部分的示例性配置的示图。
【具体实施方式】
[0029]现在将描述执行本技术的形式(以下简称实施方式)。将按照以下顺序进行描述。
[0030]1.第一实施方式(导致电源环的一部分和接地环的一部分突出的实例)
[0031]2.第二实施方式(具有不同电势的电力单元被彼此相邻布置，并且导致电源环的一部分和接地环的一部分突出的实例)
[0032]3.第三实施方式(测试垫与I/O单元分离，并且导致电源环的一部分和接地环的一部分突出的实例)
[0033]〈1.第一实施方式>
[0034][半导体集成电路的示例性配置]
[0035]图1是第一实施方式中的半导体集成电路的示例性顶视图。半导体集成电路包括半导体封装100和半导体芯片200。
[0036]半导体封装100是保护半导体芯片200的部分，并且还将信号和电力分配至半导体芯片200。半导体封装100包括接地环