1]尽管两列电力单元被设置在半导体芯片200中，但是可设置三列或更多列电力单元。另外，尽管两行I/O单元被设置在半导体芯片200中，但是可设置三行或更多行I/O单元。另外，电源环部分121 (而不是接地环部分111)可在预定位置处被断开，并且突出部分112可形成为朝向断开位置突出。
[0062]图3是第一实施方式中的半导体封装100的示例性顶视图。在半导体封装100中，设置有电源环部分121、接地环部分111以及突出部分112和122，并且通过配线将电力单元212等与之连接。另外，用于连接至信号单元(211等)的各个电路图案围绕突出部分112和122形成。
[0063][第一变形例]
[0064]图4是示出了第一实施方式的第一变形例中的电源环部分121、接地环部分111以及突出部分122和112的示例性配置的示图。在第一实施方式中，尽管突出部分122在邻近于电源环部分121的位置处突出，但是突出部分122也可在远离电源环部分121的位置处突出。第一变形例的半导体封装100不同于第一实施方式的半导体封装100，区别在于突出部分122在远离电源环部分121的位置处突出。另外，第一变形例的接地环部分111不同于第一实施方式的接地环部分111，区别在于接地环部分111没有断开。
[0065]第一变形例的接地环部分111没有断开。因此，如果突出部分122邻近于电源环部分121定位，则突出部分122可能与接地环部分111接触，引起短路。因此，突出部分122被定位从而在列方向上远离接地环部分111的位置处突出。在突出部分122与其上设置半导体芯片200的基板上的电源环部分121分离时，突出部分122和电源环部分121通过穿透基板的过孔由下层中的导电体电连接在一起。将电源环部分121和突出部分122电连接在一起的下层中的导电体可以是与上层一样的环状或者可以是平面状。
[0066]尽管电源环120被配置为使突出部分122在远离电源环部分121的位置处突出，但是接地环I1可被配置为使突出部分112在远离接地环部分111的位置处突出。
[0067]因此，根据第一变形例，突出部分122在远离电源环部分121的位置处突出，并且因此，在半导体封装100中，在接地环部分111不断开时可以设置接地环部分111。
[0068][第二变形例]
[0069]图5是示出了第一实施方式的第二变形例中的电源环120、接地环110以及半导体芯片200的示例性配置的示图。在第一实施方式中，尽管第一和第二行中的一个电力单元(215和225)连接至突出部分112，但是两个电力单元均可连接至突出部分112。第二变形例的半导体封装100与第一实施方式的半导体封装的区别在于第一和第二行的两个电力单元均连接至突出部分112。另外，第二变形例的电源环部分121与第一实施方式的电源环部分的区别在于电源环部分121在预定位置处被断开。
[0070]第二变形例的突出部分112被形成为朝向其中电源环部分121被断开的位置突出。另外，第二变形例的突出部分112被形成为具有比第一实施方式中连接至一个电力单元的突出部分112的区域更大的区域，使得第二变形例的突出部分112连接至两个电力单元。第二变形例的接地环部分111与电力单元215和225都不连接，并且通过配线连接至区域101之外的区域中的其他电力单元。
[0071]突出部分112比接地环部分111更靠近于电力单元215和225。因此，当两个电力单元连接至突出部分112时，更易于执行配线接合。
[0072]尽管接地环110被配置为使多个电力单元连接至突出部分112，但是电源环120可被配置为使多个电力单元连接至突出部分122。
[0073]因此，根据第二变形例，多个电力单元被连接至突出部分112，导致更容易地配线接合。
[0074][第三变形例]
[0075]图6是示出了第一实施方式的第三变形例中的半导体芯片200的示例性配置的示图。在第一实施方式中，尽管I/o单元被布置为二维网格方式，但是I/O单元可被布置为交错排列方式。第三变形例的半导体芯片200不同于第一实施方式的半导体芯片200，区别在于I/o单元被布置为交错排列方式。另外，第三变形例的半导体芯片200不同于第一实施方式的半导体芯片200，区别在于I/O单元被布置为三行而不是两行。在此，交错排列方式意味着一行中的I/O单元的列方向上的中心轴与邻近于该行的另一行的I/O单元的列方向上的中心轴以预定距离(例如，半个间距)分离。
[0076]因此，根据第三变形例，可以减少半导体集成电路(其中I/O单元被布置为交错排列方式)中的IR压降的增加。
[0077]<2.第二实施方式〉
[0078][半导体集成电路的示例性配置]
[0079]图7是示出了第二实施方式中的电源环120、接地环110以及半导体芯片200的示例性配置的示图。在第一实施方式中，在第一行中，被供应电源电势的电力单元212以及被供应参考电势的电力单元215的彼此隔开一列而定位。然而，理想的是这些单元的位置彼此相邻。当这些单元的位置彼此相邻时，与这些单元的位置不彼此相邻时相比，可减少连接至电力单元的配线之间的距离。因此，配线之间的互感减少，并且因此，IR压降被进一步减少。
[0080]因此，根据第二实施方式，被供应不同电势的电力单元的位置彼此相邻，并且因此，连接至这些电力单元的配线之间的互感可减少。因此，IR压降被进一步减少。
[0081]〈3.第三实施方式〉
[0082][半导体集成电路的示例性配置]
[0083]图8是示出了第三实施方式中的电源环120、接地环110以及半导体芯片200的示例性配置的示图。在第二实施方式中，测试垫(214等)位于电力单元(212等)上。然而，如果测试垫位于电源互连(241或者242)上，则测试垫可位于除了电力单元之外的位置处。第三实施方式的半导体封装100不同于第二实施方式的半导体封装100的区别在于每列只设置一个测试垫(214等)，并且测试垫的位置远离电力单元。
[0084]具体地，半导体封装100不具有测试垫224或者227，并且测试垫214位于电力单元225和电路块250之间的位置处的电源互连241上。另外，测试垫217位于电力单元225和电路块250之间的位置处的电源互连242上。
[0085]测试垫的位置远离电力单元，并且因此，在各个电力单元中，接合垫可添加至第一实施方式中设置测试垫的空间。因此，在第三实施方式的每个电力单元(212等)中，设置了两个接合垫(213等)。这些接合垫中的每一个通过配线连接至电源环120或者接地环110。多个配线连接至一个I/O单元，并且因此，这些配线的合成电阻小于一个配线的电阻。因此，IR压降被减少。
[0086]因此，根据第三实施方式，测试垫的位置远离I/O单元，并且因此，多个接合垫可被设置在I/O单元中。因此，多个配线可连接至一个I/O单元，从而可以减少IR压降。
[0087][变形例]
[0088]图9是示出了第三实施方式的变形例中的电源环120、接地环110以及半导体芯片200的示例性配置的示图。在第三实施方式中，尽管接合垫被设置在I/O单元上，但是接合垫可设置在除了 I/o单元之外的位置处。变形例的半导体芯片200不同于第三实施方式的半导体芯片200的区别在于接合垫被设置在除了 I/O单元之外的位置处。
[0089]具体地，在变形例的半导体芯片200中，设置了三行I/O单元。此外，接合垫被额外设置在第一行中的电力单元(212等)和与该电力单元相同列的第二行中的电力单元(222等)之间。另外，接合垫被额外设置在第二行中的电力单元(222等)和与该电