具有屏蔽栅的沟槽栅mosfet的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅的沟槽栅MOSFET的制造方法。
【背景技术】
[0002]如图1所示，是现有具有屏蔽栅(Shield Gate Trench，SGT)的沟槽栅MOSFET的结构示意图；以N型器件为例，现有具有屏蔽栅的沟槽栅MOSFET的单元结构包括:
[0003]N型娃外延层102，形成于娃衬底101上。娃衬底101为重掺杂并在背面形成有漏极112，硅外延层102为轻掺杂，用于形成漂移区。
[0004]在硅外延层102的表面形成有P阱108。
[0005]—沟槽103穿过P阱108进入到硅外延层102中，沟槽103中填充由多晶硅栅107和多晶硅屏蔽栅105。多晶硅栅107和沟槽103的侧面隔离有栅氧化层106a，多晶硅栅107和多晶硅屏蔽栅105之间隔离有氧化层即多晶硅间隔离氧化层106b，多晶硅屏蔽栅105和沟槽103的侧面以及底部表面直接隔离有氧化层即底部氧化层104。
[0006]源区109形成在P阱108中。多晶硅栅107从侧面覆盖源区109和P阱108，且被多晶硅栅107侧面覆盖的P阱108的表面用于形成连接源区109和底部硅外延层102的沟道。
[0007]层间膜110将器件覆盖，正面金属层111通过接触孔和源区109接触引出源极，多晶硅栅107顶部也通过正面金属层111引出栅极；背面金属层112引出漏极。
[0008]图1中只显示了一个沟槽，一个沟槽对应于一个沟槽栅MOSFET的单元结构，沟槽栅MOSFET—般具有多个交替排列的单元结构组成，所以沟槽也会交替排列，图1所示的SGT结构在交替的P型和N型区域产生横向电场，当漂移区浓度和厚度一定时，具有更高的BV ;而在BV不变的情况下允许采用更浓掺杂的漂移区，从而降低源漏导通电阻RDS0N。同时，回形氧化层即底部氧化层104将栅极与漏极交叠的部分区域屏蔽，大幅度降低栅漏寄生电容Cgd，具有很快的开关速度。
[0009]在SGT MOSFET中，两个分离多晶硅即多晶硅栅107和多晶硅屏蔽栅105之间的
[0010]分离poly的结构即多晶娃间隔离氧化层(Inter Poly Oxide，IPO) 106b作用至关重要，对器件的漏电流和栅源之间的耐压Vgs等参数影响重大。
[0011]如图2A至图2D所示，是现有具有屏蔽栅的沟槽栅MOSFET的制造方法各步骤中的器件结构示意图；
[0012]如图2A所示，首先在硅外延层102中形成沟槽103，在沟槽103中依次形成底部氧化层104和填充多晶硅105。
[0013]如图2B所示，截止对多晶硅105进行回刻，由回刻后的多晶硅105组成多晶硅屏蔽栅105。接着进行湿法腐蚀去除多晶硅屏蔽栅105顶部的沟槽103侧面的底部氧化层104。但是由图2B可以看出，底部氧化层104的底部表面低于多晶硅屏蔽栅105，在多晶硅屏蔽栅105的两侧会形成凹陷结构。
[0014]如图2C所示，接着形成栅氧化层106a和IP0106b，可知，在多晶硅屏蔽栅105的两侧会的凹陷结构并不容易被填满。
[0015]如图2D所示，最后进行第二层多晶硅107，第二层多晶硅107，将沟槽103内部完全填充，可知，在多晶硅屏蔽栅105的两侧会的凹陷中也填充有第二层多晶硅107。第二层多晶硅107回刻后形成多晶硅栅107。
[0016]现有方法中，如图2B所示，多晶硅105进行回刻进行氧化层去除时采用的是湿法腐蚀工艺，理想情况是只去除多晶硅屏蔽栅105顶部的沟槽侧面的底部氧化层104，但是由于湿法腐蚀是各向同性腐蚀，腐蚀工艺会将多晶硅屏蔽栅105顶部两侧且位于多晶硅屏蔽栅105顶部表面下方的氧化层也腐蚀掉。而实际上，裸露的氧化层由于先接触酸液被先行腐蚀，形成尖嘴状凹槽，也即在多晶硅屏蔽栅105的两侧形成的凹陷结构为尖嘴结构。
[0017]尖嘴凹陷结构的存在直接影响了 IP0106的最小厚度，如图3所示，是现有方法形成的器件的电镜照片；多晶硅屏蔽栅105填充后在圆圈201处出现了尖嘴结构，ΙΡ0的厚度降低，这也即降低了栅极到源极的耐压Vgs，并且尖端电荷的聚集会造成过大的漏电流。
【发明内容】
[0018]本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅MOSFET的制造方法，能减少多晶硅屏蔽栅顶部两侧凹陷的深度且能避免尖嘴刻蚀形成，能提高ΙΡ0的厚度和形貌，能提高栅极到源极的耐压以及能降低由尖端放电造成的漏电流。
[0019]为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅MOSFET的制造方法包括如下步骤:
[0020]步骤一、提供表面形成有硅外延层的硅衬底，采用光刻刻蚀工艺在所述硅外延层的栅极形成区域中形成沟槽。
[0021]步骤二、在所述沟槽底部表面和侧壁表面形成底部氧化层，所述底部氧化层也延伸到所述沟槽外部的所述硅外延层表面；在所述底部氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充。
[0022]步骤三、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，将所述沟槽中顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅。
[0023]步骤四、进行磷离子注入，该磷离子注入将所述多晶硅屏蔽栅的表面破坏且在所述多晶硅屏蔽栅的表面形成亲水性极性分子。
[0024]步骤五、进行第一次热氧化形成牺牲氧化层。
[0025]步骤六、对所述底部氧化层和所述牺牲氧化层进行湿法腐蚀，所述湿法腐蚀将所述多晶硅屏蔽栅顶部的所述沟槽侧壁的所述底部氧化层和所述牺牲氧化层都去除，所述湿法腐蚀过程中利用所述牺牲氧化层阻止腐蚀液对所述多晶硅屏蔽栅两侧的所述底部氧化层直接接触从而防止在所述多晶硅屏蔽栅两侧形成尖嘴状凹槽。
[0026]步骤七、进行第二次热氧化在所述多晶硅屏蔽栅顶部的所述沟槽侧壁形成栅氧化层同时在所述多晶硅屏蔽栅顶部表面形成多晶硅间隔离氧化层，利用步骤四中所述多晶硅屏蔽栅的表面被破坏和形成有亲水性极性分子有利于氧气和水扩散的特点增加所述多晶硅屏蔽栅的表面的热氧化速率并使所述多晶硅间隔离氧化层的厚度增加，所述多晶硅间隔离氧化层大于所述栅氧化层厚度，利用厚度增加的所述多晶硅间隔离氧化层形成对所述多晶硅屏蔽栅顶部侧面空隙的完全填充并避免形成尖端放电结构。
[0027]步骤八、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅氧化层和所述多晶硅间隔离氧化层的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
[0028]进一步的改进是，沟槽栅MOSFET包括多个周期交替排列的MOSFET单元结构，步骤一中形成的所述沟槽包括交替排列的多个，每一个所述沟槽栅和一个所述MOSFET单元结构相对应。
[0029]进一步的改进是，步骤一中所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型轻掺杂，所述硅外延层用于形成沟槽栅MOSFET的漂移区。
[0030]进一步的改进是，在所述硅外延层中形成有第二导电类型阱区，所述多晶硅栅穿过所述阱区，所述多晶硅栅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
[0031]进一步的改进是，步骤五中所述第一次热氧化利用步骤四中所述多晶硅屏蔽栅的表面被破坏和形成有亲水性极性分子有利于氧气和水扩散的特点增加所述多晶硅屏蔽栅的表面的热氧化速率，且所述第一次热氧化仅将步骤四中磷离子注入区域的部分厚度的所述多晶硅屏蔽栅的表面氧化。
[0032]进一步的改进是，所述第二次热氧化采用湿氧氧化工艺。
[0033]进一步的改进是，步骤八形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
[0034]本发明通过在第一层多晶硅回刻后进行磷注入并在湿法腐蚀去除多晶硅屏蔽栅顶部的沟槽侧壁的底部氧化层之前形成一层牺牲氧化层，这样能大大减少湿法腐蚀在多晶硅屏蔽栅顶部两侧的凹陷或者能使凹陷底部位于多晶硅屏蔽栅顶部表面之上；去除牺牲氧化层后能使多晶硅屏蔽栅顶部两侧的凹陷降低或消除，之后形成ΙΡ0层时利用磷注入对多晶硅屏蔽栅顶部的破坏以及形成的形成有亲水性极性分子，这都有利于ΙΡ0层的热氧化工艺中的氧气和水扩散使得ΙΡ0层的厚度增加，结合多晶硅屏蔽栅顶部两侧的凹陷降低或消除改善ΙΡ0的形貌，避免尖端结构的出现，能提高栅极到源极的耐压从而能降低由尖端放电造成的漏电流。
【附图说明】
[0035]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0036]图1是现有具有屏蔽栅的沟槽栅MOSFET的结构示意图；
[0037]图2A-图2D是现有具有屏蔽栅的沟槽栅MOSFET的制造方法各步骤中的器件结构示意图；
[0038]图3是现有方法形成的器件的电镜照片；
[0039]图4是本发明实施例方法流程图；
[0040]图5A-图5F是本发明实施例方法各步骤中的器件结构示意图；
[0041]图6是本发明实施例方法形成的器件的电