GaN基发光二极管的制作方法
【技术领域】
[0001]本发明涉及发光二极管的制作技术，尤其涉及一种GaN基发光二极管的制作方法。
【背景技术】
[0002]发光二极管(Light-Emitting D1de，简称LED)是一种当PN结处于正向偏压情况下会发光的半导体二极管。LED具有体积小、重量轻、结构牢固、抗冲击和抗震能力强、寿命长、环保无污染等诸多优点，已发展为近年来最受重视的光源技术之一。
[0003]LED芯片的制作流程包括外延生长和芯片制作两个部分:外延生长是指在衬底材料上生长II1-V族半导体材料。芯片制作是指在外延生长之后对芯片进行加工以使其变成LED发光芯片。现有加工技术通常包括:在外延片上首先刻蚀形成台面，再依次形成电流阻挡层(Current Blocking Layer，简称CBL)、透明导电层(Transparent Conductive Layer,简称TCL)、绝缘保护层(Passivat1n，简称PSV)以及金属电极或金属反射电极。通常情况下，上述芯片结构中的台面、电流阻挡层、透明导电层、绝缘保护层、金属电极都需要分别施以镀膜、沉积、光刻、化学蚀刻或剥离等工艺手段加工成预设的芯片形状。
[0004]整个芯片工艺过程耗时较多，其中尤以光刻工艺较为冗长，且还需对各个结构分别进行台面光刻、CBL光刻、TCL光刻、电极光刻以及PSV光刻。尽管在一些情况下，可利用自对准工艺将其中的两种相邻结构的工序用同一光刻工序完成，例如将电极光刻和PSV光刻合并，用以减少光刻流程，降低制作成本，然而这种方式节约效力仍旧比较有限。
【发明内容】
[0005]本发明提供一种GaN基发光二极管的制作方法，用以解决现有发光二极管的制作时间长，材料成本和生产成本较高的问题。
[0006]本发明实施例提供一种GaN基发光二极管的制作方法，包括:
[0007]在基板上形成外延叠层，所述外延叠层自下而上包括N型第一半导体层、发光层和P型第二半导体层；
[0008]在所述外延叠层上形成电流阻挡层，对所述电流阻挡层进行光刻和蚀刻形成电流阻挡层图案，去除所述光刻和蚀刻过程中残留的光刻胶；
[0009]在所述外延叠层和所述电流阻挡层图案上形成透明导电层，对所述透明导电层进行光刻和蚀刻形成透明导电层图案，以形成二极管基体；
[0010]对所述二极管基体进行干法刻蚀，移除部分所述P型第二半导体层和部分所述发光层，使得部分所述N型第一半导体层裸露，去除所述干法刻蚀后残留的光刻胶及部分未被所述透明导电层图案覆盖的所述电流阻挡层，形成台面；
[0011]在所述台面上形成绝缘保护层，对所述绝缘保护层进行光刻，以暴露出第一预留电极开孔位置处以及第二预留电极开孔位置处的绝缘保护层，蚀刻所述第一预留电极开孔位置处以及所述第二预留电极开孔位置处的绝缘保护层，形成第一电极开孔和第二电极开孔，在所述第一电极开孔内形成P型金属电极，在所述第二电极开孔内形成N型金属电极，从而形成发光二极管。
[0012]本发明提供的GaN基发光二极管的制作方法，通过调整各结构的光刻和刻蚀顺序，使得总工艺流程中仅需要经过三次光刻即可获得与采用常规工艺获得的结构相同的发光二极管，相对于常规的发光二极管的制作方法，减少了光刻次数，同时也节约了每次光刻都需要对发光二极管进行去胶、清洗、以及光刻前预处理等必要过程，因此，减少了发光二极管的制作时间，降低了材料成本和生产成本。
【附图说明】
[0013]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本发明GaN基发光二极管的制作方法一实施例的流程图；
[0015]图2为本发明GaN基发光二极管的制作方法一实施例的电流阻挡层图案的示意图；
[0016]图3为本发明GaN基发光二极管的制作方法一实施例的透明导电层图案的示意图；
[0017]图4为本发明GaN基发光二极管的制作方法一实施例的金属电极的示意图；
[0018]图5为本发明GaN基发光二极管的制作方法另一实施例的电流阻挡层图案的示意图；
[0019]图6为本发明GaN基发光二极管的制作方法另一实施例的透明导电层图案的示意图；
[0020]图7为本发明GaN基发光二极管的制作方法另一实施例的金属电极的示意图。
【具体实施方式】
[0021]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0022]图1为本发明GaN基发光二极管的制作方法一实施例的流程图。图2为本发明GaN基发光二极管的制作方法一实施例的电流阻挡层图案。图3为本发明GaN基发光二极管的制作方法一实施例的透明导电层图案的示意图。图4为本发明GaN基发光二极管的制作方法一实施例的金属电极的示意图。如图1所示，该制作方法包括:
[0023]步骤101、在基板上形成外延叠层，外延叠层自下而上包括N型第一半导体层、发光层和P型第二半导体层；
[0024]步骤102、在外延叠层上形成电流阻挡层，对电流阻挡层进行光刻和蚀刻形成电流阻挡层图案，去除光刻和蚀刻过程中残留的光刻胶；
[0025]步骤103、在外延叠层和电流阻挡层图案上形成透明导电层，对透明导电层进行光刻和蚀刻形成透明导电层图案，以形成二极管基体；
[0026]步骤104、对二极管基体进行干法刻蚀，移除部分P型第二半导体层和部分发光层，使得部分N型第一半导体层裸露，去除干法刻蚀后残留的光刻胶及部分未被透明导电层图案覆盖的电流阻挡层，形成台面；
[0027]步骤105、在台面上形成绝缘保护层，对绝缘保护层进行光刻，以暴露出第一预留电极开孔位置处以及第二预留电极开孔位置处的绝缘保护层，蚀刻第一预留电极开孔位置处以及第二预留电极开孔位置处的绝缘保护层，形成第一电极开孔和第二电极开孔，在第一电极开孔内形成P型金属电极，在第二电极开孔内形成N型金属电极，从而形成发光二极管。
[0028]具体的，在实际制作中，步骤101中的基板可以采用GaN基板。首先在基板上形成外延叠层，然后在步骤102中，通过采用现有技术在外延叠层上形成一电流阻挡层，并对电流阻挡层进行光刻和化学腐蚀，使得电流阻挡层形成电流阻挡层图案100。可选的，如图2所示，电流阻挡层图案100可以为圆形。可选的，电流阻挡层图案100也可以为方形，本发明对此不做限定。同样的，本发明各附图中的图案也仅为示例性说明，并非对各步骤中生成的图案的具体限定。在步骤102结束时，对光刻和蚀刻过程中残留的光刻胶进行清除。可选的，蚀刻可以为化学腐蚀，也可以为其他方式，本发明对此不做限定。
[0029]其中，电流阻挡层的材料可以是氧化硅(Si02)、氧化铝(A1203)、氮化硅(SiN)等，电流阻挡层的形成方式可以为气相化学沉积、电子束蒸镀、磁控溅射等。
[0030]在经过化学腐蚀形成电流阻挡层图案100时，需提前考虑后续的透明导电层、绝缘保护层及金属电极的分布问题。可选的，电流阻挡层图案100位于P型金属电极的轴向正下方。电流阻挡层图案100的尺寸至少大于P型金属电极的尺寸。
[0031]在步骤103中，以电子束蒸发、磁控溅射等方式在电流阻挡层和外延叠层上形成透明导电层200，并对透明导电层200进行TCL光刻和蚀刻，形成二极管基体。本步骤中的光刻胶并不清除，暂时被保留，作为步骤104中的干法刻蚀的阻挡材料。
[0032]可选的，TCL光刻和蚀刻形成的透明导电层图案203如图3所示。透明导电层图案203覆盖在电流阻挡层图案100上，且部分外延叠层未被透明导电层图案203覆盖；透明导电层图案203上还设置有导电层开孔202，导电层开孔202位于电流阻挡层图案100的轴向正上方，使得部分电流阻挡层图案100未被透明导电层图案203覆盖。其中，导电层开孔202的大小至少小于的P型金属电极的大小；透明导电层图案203的边框的大小(尺寸)等于下一步骤104中产生的台面图案的大小(尺寸)。可选的，透明导电层图案203与基板的图案之间留有芯片间隙002，以及一开阔区域001。在对透明导电层200光刻后，导电层开孔202、芯片间隙002以及开阔区域001上均没有光刻胶覆盖，该些区域的透明导电层材料被裸露在外，对透明导电层200进行化学蚀刻，去除了裸露在外的透明导电层材料，形成了透明导电层图案203。此时导电层开孔202内的部分电流阻挡层图案100裸露，芯片间隙002和开阔区域001为P型第二半导体层裸露在外。
[0033]在步骤104中，对二极管基体施以等离子体干法刻蚀(ICP)形成台面。由于上一步骤103中已经将透明导电层图案203设计为与台面图案相同，并进行光刻，因而，本步骤中不需要进行干法刻蚀的图案已经被光刻胶覆盖，本步骤可直接利用步骤103中的光刻胶，无需再次进行光刻。由于芯片间隙002和开阔区域001是第二半导体层直接裸露在外，从而被ICP移除直至第一半导体层裸露，导电层开孔202内部分裸露的电流阻挡层也被部分腐蚀。
[0034]具体的，由于干法刻蚀过程中针对外延叠层材料、光刻胶材料、电流阻挡层材料的刻蚀选择比各不同，例如氧化硅与外延叠层材料的选择比通常在1:7左右，则为了刻蚀厚度为12000A的外延叠层材料则需要对应比例腐蚀厚度为1700A的氧化硅，因而在形成电流阻挡层时，应当根据刻蚀选择比来选择不致被完全刻蚀的最小电流阻挡层厚度。通常，电流阻挡层材料的厚度一般为500-3000A。当芯片间隙002及开阔区域001的外延叠层材料刻蚀至第一半导体层位置时，其余区域因为光刻胶和电流阻挡层的共同保护，其下方的外延层并未受到刻蚀；且位于光刻胶下方的透明导电层