层LT0,将LTO膜503和504组成的结 构称为上层LT0。
[0070] 实践证明，图6的送种新型的多重复合LTO结构对于应力的释放起到了正面积极 的作用。图7A给出了采取本发明的新型的多重复合LTO结构的示例晶片#1和示例晶片#2 的应力数据（在每形成一个LTO膜后测量应力数据，每个晶片测得4次应力数据）。W晶 片#1为例，在形成TEOS基LTO膜后，应力数据为+10. 4,在形成Si&基LTO膜后，应力数据 为-2. 6,在形成又一个TEOS基LTO膜后，应力数据为巧6. 4,在形成又一个SiH4基LTO膜 后，应力数据为-22. 6。每添加一个LTO膜，应力数据就被反向调节一次，因此最终得到的 应力数据的数值被控制为较小。根据晶片#2的数据可得出相同的结论。图7B示出根据图 7A的数据绘制的示例图表，更为直观的展示应力数据的变化情况。
[0071] W下结合图8A - 8D和图9详细描述形成空腔的具体过程。其中，图8A - 8D示 出根据本发明的第二实施例的沉积四层复合LTO膜的示意过程。出于简要的目的，各图中 相同的结构仅用附图标记标注一次。图9示出示出根据本发明的第二实施例的沉积积四层 复合LTO膜的示例流程。
[0072] 首先，如图8A所示，在晶片上（例如，在已经制作好器件结构的晶片的背侧基底 上）沉积（例如W CVD法）TEOS基LTO膜801 (步骤901)。
[0073] 接下去，如图8B所示，继续沉积SiH4基LTO膜802 (步骤901)。
[0074] TEOS基LTO膜801和SiH4基LTO膜802组成下层LT0。下层LTO的厚度优选地 控制得较为薄（相对于LTO复合结构的总厚度），W利于与晶片背侧接触。例如，对于20K 的期望总厚度，下层LTO的厚度可设置为5 - 10K。此外，可设置膜801和802的厚度比来 尽可能地减小下层LTO的总应力。具体来说，考虑到同等厚度的TEOS基LTO膜801和SiH4 基LTO膜802的应力的数值大小不同灯EOS基膜801的应力数值比Si&基膜802的应力 数值大），可适当设置膜厚度，使得膜801的厚度比膜802的小，达到应力抵消的目的。作为 示例，可将TEOS基膜和SiH4基膜的厚度比例设为1:4左右。
[0075] 接下去，如图8C所示，在晶片上（例如，在已经制作好器件结构的晶片的背侧基底 上）沉积（例如W CVD法）TEOS基LTO膜801 (步骤903)。
[0076] 接下去，如图8D所示，继续沉积SiH4基LTO膜802 (步骤904)。
[0077] TEOS基LTO膜803和SiH*基LTO膜804组成上层LT0。上层LTO的厚度优选地控 制得较为厚，W达到四层复合LTO膜的总厚度。例如，对于20K的期望总厚度，上层LTO的 厚度可设置为10 - 15K。也可适当设置膜803和804的厚度，使得膜803的厚度比膜804 的小，达到应力抵消的目的。示例的，可将TEOS基膜803和SiH4基膜804的厚度比例设为 1:4左右。
[007引至此已完成了四层复合LTO膜。多重层叠结构的引入可实现部分应力的释放，并 增加两种氧化膜的结合能力，减小剥离发生的可能性。
[0079] 上述实施例中，要求TEOS基氧化膜和SiH4基氧化膜都是低温工艺下形成的LTO 膜。本领域技术人员应理解，本发明不限于此，而是可扩展至任何复合氧化膜，其中相邻的 第一氧化膜和第二氧化膜的应力是相反的。
[0080] 上述实施例中，给出四层复合LTO膜的示例。本领域技术人员应理解，本发明不限 于四层复合结构，而是可采取更多层的复合方案。
[0081] 上述实施例中，先形成的是正向应力的TEOS基氧化膜，但本发明不限于此。某些 工艺条件下，和图2B例示的情况相反，TEOS基薄膜的应力为负，SiH4基氧化膜的应力为正， 此时本发明的多层复合结构依然是适用的。更宽泛地，对于任何第一氧化膜和第二氧化膜， 只要它们的应力方向相反，即可采取本发明的多层复合结构来降低总体结构的净应力。
[0082] 尽管在送里已使用各种方法和系统描述和示出了某些示例性技术，然而本领域技 术人员应当理解，可作出多种其它的修改并可替换W等效物而不脱离所要求的主题或其精 神。另外，可作出许多修改W适应所要求主题的教导的特殊情况而不脱离本文描述的核必 理念。因此，旨在使所要求保护的主题不仅限于所公开的特定示例，但送些要求保护的主题 也可包括落在所附权利要求书及其等效物范围内的所有实现。
【主权项】
1. 一种复合氧化膜结构的制造方法，包括： 在半导体基片上沉积第一氧化膜； 在所述第一氧化膜中形成空腔结构； 在所述空腔结构中填充预填充材料； 在所述第一氧化膜上沉积第二氧化膜； 在所述第二氧化膜中、所述空腔结构上方位置处刻蚀出孔； 去除所述预填充材料；以及 继续沉积所述第二氧化膜，使沉积材料封闭所述孔。2. 如权利要求1所述的制造方法，其特征在于，所述第一氧化膜是TEOS基氧化膜，所述 第二氧化膜是SiH4基氧化膜。3. 如权利要求1所述的制造方法，其特征在于，以灰化工艺去除所述预填充材料。4. 如权利要求1所述的制造方法，所述第二氧化膜的材料应力方向和所述第一氧化膜 的材料应力方向相同。5. 如权利要求1所述的制造方法，其特征在于，在低温工艺条件下沉积所述第一氧化 膜和第二氧化膜。6. 如权利要求1所述的制造方法，其特征在于，所述空腔结构包括分布在所述第一氧 化膜中的多个离散空腔。7. 如权利要求6所述的方法，其特征在于，每个离散空腔的口径为10 - 50 μ m。8. 如权利要求1所述的制造方法，其特征在于，所述预填充材料是无定形碳。9. 如权利要求1所述的制造方法，其特征在于，在所述空腔结构中填充预填充材料的 步骤包括： 沉积预填充材料到半导体基片的整个表面； 通过平坦化工艺去除沉积在空腔结构以外的预填充材料。10. 如权利要求1所述的方法，其特征在于，所述孔的直径为]000-5000A。11. 一种复合氧化膜结构，包括： 在半导体基片上的第一氧化膜；以及 在所述第一氧化膜上的第二氧化膜， 其中，所述第一氧化膜中形成有空腔结构。12. 如权利要求11所述的复合氧化膜结构，其特征在于，所述第一氧化膜是TEOS基氧 化膜，所述第二氧化膜是SiH4基氧化膜。13. 如权利要求11所述的复合氧化膜结构，其特征在于，所述第二氧化膜的材料应力 方向和所述第一氧化膜的材料应力方向相同。14. 一种复合氧化膜结构的制造方法，包括： 在半导体基片上依次沉积两个或更多个复合子层， 其中每个复合子层包括第一氧化膜以及沉积在第一氧化膜上的第二氧化膜，其中所述 第一氧化膜的材料应力和所述第二氧化膜的材料应力方向相反。15. -种复合氧化膜结构的制造方法，包括： 在半导体基片上沉积第一氧化膜； 在半导体基片上沉积第二氧化膜； 在半导体基片上沉积第三氧化膜；以及 在半导体基片上沉积第四氧化膜； 其中，所述第一氧化膜的材料应力和所述第二氧化膜的材料应力方向相反，所述第三 氧化膜和所述第一氧化膜的材料相同，所述第四氧化膜和所述第二氧化膜的材料相同。16. 如权利要求15所述的制造方法，其特征在于，所述第一和第二氧化膜构成第一复 合子层，所述第三和第四氧化膜构成第二复合子层，所述第一复合子层的厚度小于所述第 二复合子层的厚度。17. 如权利要求16所述的制造方法，其特征在于，所述第一复合子层的厚度占复合氧 化膜结构总厚度的25% - 50%。18. 如权利要求16所述的制造方法，其特征在于，所述第一氧化膜是TEOS基LTO膜，所 述第二氧化膜是SiHi基LTO膜。19. 如权利要求18所述的制造方法，其特征在于，所述第一氧化膜和第二氧化膜的厚 度比例为1:4,所述第三氧化膜和第四氧化膜的厚度比率为1:4。20. -种包括复合氧化膜结构的半导体器件，其特征在于，所述复合氧化膜结构根据权 利要求1 一 10、14 一 19中任一项所述的方法制得。
【专利摘要】本发明公开一种复合氧化膜结构。根据本发明的一个方面，提出一种复合氧化膜结构的制造方法，包括：在半导体基片上沉积第一氧化膜；在所述第一氧化膜中形成空腔结构；在所述空腔结构中填充预填充材料；在所述第一氧化膜上沉积第二氧化膜；在所述第二氧化膜中、所述空腔结构上方位置处刻蚀出孔；去除所述预填充材料；以及继续沉积所述第二氧化膜，使沉积材料封闭所述孔。根据本发明的另一个方面，提出一种复合氧化膜结构的制造方法，包括：在半导体基片上依次沉积两个或更多个复合子层，其中每个复合子层包括第一氧化膜以及沉积在第一氧化膜上的第二氧化膜，其中所述第一氧化膜的材料应力和所述第二氧化膜的材料应力方向相反。
【IPC分类】H01L21/768, H01L21/316
【公开号】CN105336603
【申请号】CN201410362684
【发明人】沈哲敏, 李广宁
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年7月28日