体70,其在其在上侧之上设置有结构化的或者未结 构化的上部金属化层7t，W及在与上侧相对的下侧上设置有下部金属化层化。该第二负载 电流汇流导轨72被构造在上部金属化层7t之上。
[0072] 第二电路板8具有介电绝缘载体80,其在上侧之上设置有结构化的或者未结构化 的上部金属化层8t，W及在与上侧面对的下侧上设置有下部金属化层8b。该上部金属化层 8t和下部金属化层8b通过位于其间的绝缘载体80相互电地绝缘。该第一负载电流汇流导 轨71被构造在上部金属化层8b之上。
[0073] 在其下部金属化层8b处该第二电路板8借助于平的连接层87材料连接地与第一 电路板7连接。连接层87能够例如被构造为焊接层例如被构造为扩散焊接层、被构造为具 有烧结的金属粉末的层（例如银粉）或者电绝缘的或者导电的粘结剂。示例性地，第二电 路板8在其下部金属化层8b处与第二负载电流汇流导轨72相连接。该连接层87于是位 于下部金属化层8t和第二负载电流汇流导轨72之间。
[0074] 同样地，如在第二示例（图4至图6)之中那样，电路载体9的控制信号导轨73设 置在第一负载电流汇流导轨71之上，即在该第一负载电流汇流导轨71的背对绝缘载体70 的侧之上。为了将控制信号导轨73相对于第一负载电流汇流导轨71电地绝缘，在它们之 间分别设置有介电层76。介电层76能够例如为由陶瓷、玻璃、塑料（酷亚胺）或者其他电 绝缘的材料组成的层或者具有该些材料的层。
[00巧]为了制造该装置，介电层76和控制信号导轨73能够施加在预制的组合之上，在该 组合之中电路板7 (具有绝缘载体70、下部金属化层化和上部金属化层7t)和电路板8 (具 有绝缘载体80、下部金属化层8b和上部金属化层8t)通过连接层87相互连接。运能够可 选地在将该组合装备至功率半导体忍片1上之前或者之后实现。
[0076] 依据该第六示例的结构具有W下优点，即第一负载电流汇流导轨71能够在一个 或者多个控制信号导轨73之下引导，从而使得在控制信号导轨73之下的区域能够用于在 第一负载电流汇流导轨71之中的电流的导线。此外，控制信号导轨73相对于金属化层化 的电容禪接通过导轨71来加W屏蔽。如已经提及的那样，此类的禪接例如当该导轨71在 半桥之中获得电压阶跃并且该金属化层化接地时产生。与之相反地，在依据图1至图3的 第一示例和依据图13至图15的第五示例之中控制信号导轨73同样如第一负载电流汇流 导轨71那样为上部金属化层7t或8t的组成部分并且被构造为在第一负载电流汇流导轨 71之中的岛。由此该第一负载电流汇流导轨71在控制信号导轨73的区域之中分别具有局 部变小的横截面（即垂直于第一横向的方向rl)，其将局部地提高该第一负载电流汇流导 轨71的电阻和漏电感。
[0077] 在本发明的所有的设计方案之中，第一电路板7和/或一一如若存在一一第二电 路板8分别为陶瓷基体，其中，所设及的绝缘载体70或80被构造为陶瓷层或者具有陶瓷。 作为用于所设及的上部金属化层7t或8t、所设及的下部金属化层化或8b、第一负载电流 汇流导轨71、第二负载电流汇流导轨72 W及控制信号导轨73和电路载体9的所有其他的 导轨的合适的材料为良好导电的金属，例如铜或者铜合金、侣或者侣合金。
[007引陶瓷层能够例如由氧化侣（Al203)、氮化侣（AIN)或者氧化错狂r02)组成或者包括 氧化侣（Al203)、氮化侣（AIN)或者氧化错狂r02)。电路板7和/或8被构造为陶瓷基体能 够例如为DCB-基体值CB :直接铜键合）、DAB-基体值AB :直接侣键合）、AMB-基体（AMB :活 性金属针）或者IMS-基体（IMS :绝缘金属基体）。上部的和/或下部金属化层7t或8t和 化或8b能够具有相同的电路板7或8,而相互无关，分别具有在0. 05mm至2. 5mm范围内的 厚度。第一和/或第二绝缘载体70或80的厚度能够例如在0.1 mm至2mm的范围内。然后 比给出的厚度更大的或者更小的厚度也同样是可能的。
[0079] 只要第一负载电流汇流导轨71和/或控制信号导轨73借助于一个或者多个连接 层76、77而施加在该上部金属化层7t的背对绝缘载体70的侧（参见例如依据图4至图6 的第二示例或者依据图7至图9的第S示例或者依据图10至图12的第四示例）之上，第 一负载电流汇流导轨71和控制信号导轨73能够被视作第一电路板7 (具有上部金属化层 7t、绝缘载体70和下部金属化层7b)或者运样的元件，该元件被施加在第一电路板7之上 (具有上部金属化层7t、绝缘载体70和下部金属化层化）。一个或者多个半导体忍片1安 装至上部金属化层7t之上能够如此地实现，即借助于一个或者多个连接层76、77将第一负 载电流汇流导轨71和/或控制信号导轨73施加在该上部金属化层7t的背对绝缘载体70 的侧上之前或者之后。
[0080] 只要第一负载电流汇流导轨71和/或控制信号导轨73借助于一个或者多个连接 层76、77而施加在该上部金属化层8t的与绝缘载体80背对的侧（参见例如依据图10至 图12的第四示例或者依据图16至图18的第六示例）之上，第一负载电流汇流导轨71和 控制信号导轨73能够被视作第二电路板8 (具有上部金属化层8t、绝缘载体80和下部金属 化层8b)或者运样的元件，该元件被施加在第二电路板8之上（具有上部金属化层8t、绝缘 载体80和下部金属化层8b)。一个或者多个半导体忍片1安装至上部金属化层7t之上能 够如此地实现，即借助于一个或者多个连接层76、77将第一负载电流汇流导轨71和/或控 制信号导轨73施加在该上部金属化层8t的背对绝缘载体80的侧上之前或者之后。
[0081] 只要第二电路板8存在，该第二电路板便被设置在上部金属化层7t的背对绝缘载 体70的侧之上并且借助于连接层87与第一电路板7相连接（参见例如依据图10至图12 的第四示例、依据图13至图15的第五示例和依据图16至图18的第六示例），将第二电路 板8安装在第一电路板7之上将借助于连接层87同时在将半导体忍片1安装在第一电路 板7之上之前或者之后实现。在同时的安装时的优点在于连接层17和连接层87同时并且 W相同的技术（例如烧结、粘结和焊接例如扩散焊接）来形成。
[0082]图19示出了多个半导体忍片1的并联电路的布线的等效电路，该多个半导体忍 片被设置在与第一横向的方向rl平行的排之中。作为"布线"其中被视作所有电气的导体 (例如导轨、键合线），借助于运些导体来实现该并联电路。为了区别（在此仅仅示例性地 位四个）半导体忍片1，其附图标记还是W索引1、2、3或4来标注。只要所确定的示出的元 件恰好为半导体忍片Ii、l2、l3或U相关联，那么所设及的附图标记同样W相应的索引1、2、 3或4来标注。所W例如附图标记"IUU"给出了半导体忍片1的第S (索引3)半导体 忍片的第一负载连接端11。相应地，附图标记"42"描述了一个或者多个或者所有的连接导 体4,借助于它们半导体忍片1的第二（索引2)半导体忍片的第一负载连接端11连接至第 一负载电流汇流导轨71之上并且Lz给出了一个或者多个或者该些连接导体4 2的总电感。 2至L 71 4分别为该第一负载电流汇流导轨71的在两个直接相邻的第二连接位置42 1和 422、422和42 3或者42 3和42 4之间的分段71-2、71-3或者71-4。一个、多个或者每个电感 2至L 71 4能够例如分别小于1址地加W选择，其中，对于替代例"每个"来说第二连接位 置42i、422、423、424基于所设及的排的所有并联连接的半导体忍片11、12、13、14。此类的较小 的电感能够其中通过在负载电流汇流导轨71和与之平行地加W走向的下部金属化层化之 间的较小的间距来实现，W及通过较大的宽度和负载电流汇流导轨71与下部金属化层化 的较大的交叠W及通过在横向的方向rl之上的相邻的半导体忍片1的较小的间距来实现。
[0083] 第一负载电流汇流导轨71的分段71-1从该排的半导体忍片Ii的第二连接位置 42i引入至外部的连接端（在此为射极连接端）并且因此能够可选地具有比每个其他的分 段71-2、71-3和L71-4更大的电感。在运种意义上来说能够将半导体忍片li、12、13或14的 相应的半导体忍片（Ii)视作"该排的第一半导体忍片1/'，其第二连接位置42i示出为该电 路装置的外部的连接端（在此为外部的射极连接端），其电路技术地最接近第二连接位置 421、 422、423、424地加从示出。在外部的连接端和该第一半导体忍片11的第二连接位置421 之间的欧姆电阻也小于在外部的连接端和该排的其他半导体忍片12、13、14的第二连接位置 422、 423、42冲的每个之间的欧姆电阻。
[0084] 该装置能够此外如此地加W设置，使得对于一个、多于一个或者（例外为该排的 第一半导体忍片Il中的第一个）该排的所有的半导体忍片1 2、13和1 4来说分别具有W下标 准，即所设及的半导体忍片12、13或1 4的标称电流I Uted与该第一负载电流汇流导轨71的 相应的分段的电感Ln 2、3或L 71 4的乘积小于15nVs，该第一负载电流汇流导轨71从所 设及的半导体忍片li、12、13或U的第二连接位置42 2、423、424引入至第一半导体忍片11的 第二连接位置42i的方向并且延伸至最接近其的第二连接位置42 1、422或423。换句话说， 对于所有j > 2来说，Lyi .j*Irated(l.j)小于15nVs。Irated能够例如对于该排的一个、多个 或者每个半导体忍片或者在多排的情况下对于并联连接的半导体忍片中的一个、多个或者 每个来说小于等于15A。依据另一个选项，所有并联连接的半导体忍片的标称电流的 总和小于或者等于150A。
[00财总电感Li、L2、L3和L在所示出的示例之中分别为5址。示例性地，每个总电感L 1、 Lz、Ls和L 4大于或者等于2址并且小于等于10址。对于j > 2来说，电感L别大于电感 ki,。运将引起在不同的半导体忍片11、12、13、14之上的均匀的电流分布。具有_]'>2的电 感L71-j尤其是在连接时引起电流故障分布，因为由此半导体忍片Ii、l2、l3至半导体忍片 12、13、14产生感应的电压降，其引起在不同的半导体忍片1 1、12、13、14的第一负载连接端11 处的不同的电势和在半导体忍片In 12、13、14处的不同的控制电压。半导体忍片1 1、12、13、14 的控制电压在此分别为所设及的半导体忍片11、12、13、14的控制连接端13的电势和第一负 载连接端11的电气电势的差值。由于半导体忍片11、12、13、14的控制或者过渡特性使得不 同的控制电压（例如在开关过程之中）将会引起通过该些半导体忍片ll、12、13、14的负载段 的不同的电流。如果对于j > 2来说电感L,相对于L 71 ,较大地加W选择，那么在不同的半 导体忍片ll、12、13山之中的L班似于流过不同的半导体忍片1 1、12、13、14的负载段的负载 电流di，的相同的变化率（di ,Mt)并且由此使得并联连接的半导体忍片I的负载电流在单 个的半导体忍片1之上的非常均匀的分布。在实践之中，L,与Ln ,的比例并非能够任意地 加W选择的。然而总是存在W下关系，即Lj对于所有j > 2来说总是大于L 71 i的两倍。换 句话说对于j > 2来说总是存在L,> Ln ,。为了提高所阐述的作用，对于所有j > 2来说 Lj能够更大地加W选择，即大于L 71 i的五倍。示例性地，对于j >2在无其他值的情况下达 到心^的十倍。
[0086] 依据另一个可选方案，对于所设及的排的每个半导体忍片li、12、13、14来说，所有 的连接导体4的总电感L,(j > 1)大于在两个直接相邻的第二连接位置42i和42 2、422和 423、423和42义间的第一负载电流汇流导轨71的分段71-2、71-3或71-4的电感中的每个 ，a > 1)，借助于该总电感所设及的半导体忍片li、12、13、14的第一负载连接端11连接 至第一负载电流汇流导轨71，其中，在此所有并联连接的半导体忍片11、12、13、14的第二连 接位置4