形状的图。
[0031] 图3是简略地示出存储器单元和数据路径的图。
[0032] 图4是简略地示出沿着数据路径存在的寄生组件的图。
[0033] 图5a是示出本发明的实施例的图。
[0034] 图化是示出本发明的另一实施例的图。
[0035] 图5c是示出本发明的又一实施例的图。
[0036]图6是本发明的实施例中的一个实施例的剖视图。
[0037] 图7a是本发明的另一实施例。
[0038] 图化是由图7a派生的本发明的另一实施例。
[0039] 图7c是由图7a派生的本发明的又一实施例。
[0040] 图8是俯视本发明的实施例的图。
[0041] 图9是另外单独设置位线和数据转储线的本发明的另一实施例。
[0042]图10是在各个基板上设置存储器单元部分和外围电路部的本发明的另一实施 例。
[0043]图11是表示能够堆积=个W上的基板的本发明的又一实施例。
【具体实施方式】
[0044] 在说明书中对本发明的内容进行说明，其中，各个组成构件之间"电连接"、"连 接"、"接合"等术语的意思不仅包括直接连接的意思，而且还包括在保持一定属性的情况下 通过中间介质来实现连接的所有意思。各个信号"传输"、"得出"等术语也一样，不仅包括 直接传输的意思，而且还包括在保持一定的信号属性的情况下通过中间介质间接地传输的 所有意思。其他的比如电压或者信号"施加"、"输入"等术语的意思也应当如此地理解和使 用。
[0045] 并且，还可省略各组成构件的复数的表示。例如，可将由多个开关或者多个信号线 组成的结构表示为"各开关"、"各信号线"，而且还可表示为单数形式的"开关"、"信号线"。 运是因为开关有时互补地操作，有时单独操作，而且，信号线也由具有相同属性的信号线例 如地址信号或者数据信号等信号线形成束，因此没必要一定区分为单数和复数。基于运点， 上述记载是合适的。因此，在说明书中与上述情况类似的表述也应当W相同的含义来解释。
[0046] 图5a是示出本发明的各种实施例中的一个实施例的图。
[0047] 参照图5曰，示出形成在半导体第一基板的存储器单元（MC)上写入或者读取二进 制信息的第一数据转储线。为了便于说明，没有示出与存储器单元阵列连接的字线。存储 器单元可W是如SRAM或者DRAM等易失性存储器单元或者如闪存等非易失性存储器单元。
[0048] 第一基板的存储器单元W单元（cell)为单位与第二基板的存储器单元相对应且 电连接。运样的电连接可W是公知的DBI(DirectBondInterconnect)技术，也可W是利 用其它技术。在该实施例中，虽然只是将存储器单元用简单的模块来表示，但是所述存储器 单元可W是如SRA等由多个晶体管组成的方式，或者采用如NAND闪存等由多个晶体管串联 的方式。即便运样，通过数据转储线的连接结构也不会有变化，W下，本发明的所有实施例 也同样如此。
[0049] 构成第一基板的数据转储线和第二基板的数据转储线的导电性物质的线，其宽度 可W非常非常窄，因此，为了顺利连接第一基板的数据转储线和第二基板的数据转储线，可 分别形成宽的垫板区域来进行接合，所述垫板区域的连接部位的导电性物质比存储器单元 阵列内部的数据转储线的导电性物质的线更宽。
[0050] 与第一基板的存储器单元和第二基板的存储器单元一样，第一基板的数据转储线 和第二基板的数据转储线也具有相同的间距（pitch)。
[0051] 在从第一基板的存储器单元向第二基板的存储器单元转储数据时需要克服的寄 生组件只有两个数据转储线所具有的寄生电阻和寄生电容。由于数据通过数据转储线被传 输到其他基板的存储器单元，因此，W运种结构形成多层（multi-layer)基板并被堆积的 半导体存储器适于应用在数据传输路径的寄生组件最小化而需响应中央处理器（CPU)的 指令而快速操作的缓存（cache)系统。
[0052] 上述实施例可扩展为如图化所示。与图5a中W存储器单元为单位相互连接相比， 图化中W列（column)为单位连接。对此不做详细说明，不过在此情况下，将相互连接数据 转储线的垫板无需设置在存储器单元阵列的中央，而可W设置在读出放大器或者用于选择 列的电路附近。对此在后面进行说明，优选地，将数据转储线相互接合的区域设置在所谓的 核屯、（core)电路部分，W避开存储器单元阵列。
[0053] 图5a和图化的实施例与图5c-样可W在垫板和数据转储线之间增加开关并实 施。各基板的柱开关SW11-SW13、SW21-SW23,在第一基板和第二基板之间实现数据传输时， 可根据地址信号或者其他选择信号适当地选择，而且只在某一个基板上也可W。会增加通 过柱开关来可W单独选择各基板的数据转储线的功能。
[0054] 虽然在图5a至图5c中未示出，但是根据情况，在各数据转储线和垫板之间可W增 加开关。
[0055] 下面，为了便于说明，分别将如图5a所示的W存储器单元为单位连接的结构称为 "A类型"，将如图化所示的W列为单位连接的结构称为"B类型"，将如图5c所示的增加柱 开关的结构称为"C类型"。
[0056] 图6是示出图5a的实施例的剖视图。在第一基板210和第二基板220上图示着 形成半导体有源元件的栅极区域21U221和杂质扩散区域212、222,而且还画有用于电连 接各半导体元件的第一金属层213、223和第二金属层214、224。杂质区域212、222、第一金 属层213、223及第二金属层214、224可通过众所周知的TSV方式连接。当半导体有源元件 为易失性存储装置或者非易失性存储装置时，可W是表示存储器单元的晶体管中的至少一 部分晶体管。将第一基板和第二基板分别制作后相互接合。在图6中，通过第一基板的垫 板215和第二基板的垫板225,两个基板的存储器单元相互连接。在垫板连接中使用的技 术可W是DBI技术，在连接时使用的导电性物质优选为鹤（W)、侣（Al)、铜（Cu)、铁灯i)、钢 (Mo)等在制造半导体时使用的金属物质，但并不限定于此。例如，也可W使用已充分地确保 具有导电性的如多晶娃等具有适当的导电性的物质。在DBI连接的情况下，可W在常溫或 者高于常溫的溫度下进行，即使不是DBI连接的情况下，只要是在半导体制造工艺中使用 的导电性物质的连接技术就都可W使用。为了容易连接垫板，优选为比由各数据转储线的 导电性物质形成的线的宽度宽。
[0057] 图7a示出本发明的另一实施例。图7a对应于如上所述的"A类型"。如图7a所 示的实施例，根据存储器单元的大小或存储器单元的种类，在一个第一基板的数据转储线 上可W连接多个第二基板的数据转储线。如果在一个第一基板的数据转储线上连接四个第 二基板的数据转储线，则第一基板的数据转储线的间距和第二基板的数据转储线的间距可 W不同。在重复的存储器单元阵列中，如果想要顺利地连接具有不同间距的存储器单元，优 选地，一个基板的存储器单元间距为另一基板的存储器单元间距的整数倍。关于运方面，在 图8中能够更加详细地理解。
[0058] 与图化一样，图7a也可WW列为单位扩展而实施为"B类型"，可W在第一基板或 者第二基板上增加开关SW31、SW2、SW41-SW44、SW51-SW54来实施为"C类型"。各个开关根 据用途可W在不同的时间运行，或者在相同的时间运行。
[0059] 图8是俯视如图7a所示属于第一基板的一个存储器单元与属于第二基板的四个 存储器单元相对应，在第二基板的各个存储器单元上增加开关的概念图。如上所述，在存储 器单元和数据转储线之间增加开关时，在第一基板和第二基板上都可W增加开关，但是如 图8所示，也可W只在一个基板上增加开关。由此，当第一基板的存储器单元的面积为第二 基板的存