储器单元的面积的四倍时，列方向的间距优选为二倍。
[0060] 参照图9对本发明的另一实施例进行说明。该实施例是在上面说明的另一实施例 的基础上发展的实施例。需要注意的是，各存储器单元分别包括位线度L)和数据转储线。 虽然没有另外进行说明，但是在上面说明的所有实施例中也应当可W分别包括位线和数据 转储线。位线和字线并不是用于第一基板和第二基板之间的数据转储，而是主要用于从第 一基板的外部或者第二基板的外部接收数据或者向第一基板的外部或者第二基板的外部 传输数据。根据情况，可W只在第一基板或者第二基板的其中一个基板上具有位线和字线。
[0061] 从第一基板的存储器单元向第二基板的存储器单元转储数据，或者与此相反地转 储数据时，优选地，如图9所示包括用于转储的开关。为了转储数据，更优选地，第一基板的 存储器单元或者第二基板的存储器单元采用锁存（latch)形式的电路。第二基板的各个存 储器单元包括与位线连接的开关，运些开关通过字线信号来驱动。转储数据可W从第一基 板向第二基板转储，也可W是与此相反地转储。
[0062] 在第二基板的存储器单元和位线之间可包括开关。当单独包括用于转储数据的转 储开关dumpl~dump4和位线开关时，通过位线开关进行从第二基板的外部写入或者向外 部读取的操作。由于数据转储线和位线互相区分开，因此与外部的读取和写入的操作与数 据转储线不相关。
[0063] 图10是本发明的又一实施例。在第一基板上形成有存储器单元阵列和读出放大 器（SenseAmp)和写入电路（Write化iver)，在第二基板上形成有用于数据的输入和输出 的电路（10电路）。与上面说明的本发明的实施例不同，可在一个基板上设置如存储器单 元、读出放大器及写入电路等被称为核屯、电路（corecircuit)的电路，而在另一个基板上 设置被称为外围电路（peripheralcircuiti)的输入输出电路等。
[0064] 在本发明的所有实施例中，如图11所示，可W堆积=个W上的基板。在第一基板 210上叠层第=基板230,并通过第=基板的垫板235与第一基板210的垫板217相互电连 接。在第=基板上另外显示有晶体管等有源元件的栅极231和扩散区域232。如此，理论上 并不限制半导体基板的堆积数量，越是叠层多个基板，可集成在狭窄的空间的半导体元件 的数量就越增加。 阳0化]在上述的本发明的所有实施例中，为了便于说明，适当地省略了对于与存储器单 元临近设置的读出放大器、与列选择相关的电路及与行选择相关的电路的说明。
[0066] 无论在上述的本发明的哪个实施例中，从第一基板的存储器单元向第二基板的存 储器单元转储数据或者与此相反地转储数据时，由于不存在沿存储器单元阵列的字线方向 延伸的本地数据线的寄生电容和连接各阵列矩阵的所谓全局数据线的寄生电容，因此无需 克服运些。因此，如上所述的现有的例子，假设一个数据转储线的总电容为0. 4pF、等效的寄 生容量为IOQ时，即使第一基板的数据转储线和第二基板的数据转储线电连接，时间常数 也不过是8ps。因此，在功耗更少的情况下也能够将数据传输速度提高至数十倍。
[0067] W上参照附图中示出的实施例对本发明进行了说明，但所述实施例仅仅是例示而 已，在此基础上本发明所属领域的普通技术人员可W进行各种变形和可W实施等同的其他 实施例。因此，本发明的实际保护范围应根据权利要求书记载的技术思想来决定。
【主权项】
1. 一种堆栈存储器，其特征在于，包括： 第一类型存储器单元，在第一基板上沿行方向和列方向以矩阵形式阵列； 第一数据转储线，传输向所述第一类型存储器单元输入和输出的数据，并共同地连接 在所述第一类型存储器单元中的至少一个存储器单元上； 第二类型存储器单元，在第二基板上沿行方向和列方向以矩阵形式阵列；以及 第二数据转储线，传输向所述第二类型存储器单元输入和输出的数据，并共同地连接 在所述第二类型存储器单元中的至少一个存储器单元上， 所述第一数据转储线与所述第二数据转储线电连接。2. 根据权利要求1所述的堆栈存储器，其特征在于，所述堆栈存储器还包括在所述第 一基板和所述第一类型存储器单元之间或者所述第二基板和所述第二类型存储器单元之 间形成的开关。3. 根据权利要求1或2所述的堆栈存储器，其特征在于，所述电连接是通过所述第一数 据转储线的导电性物质和所述第二数据转储线的导电性物质的直接接触来实现。4. 根据权利要求1或2所述的堆栈存储器，其特征在于，所述电连接是通过面积大于形 成所述第一数据转储线或者所述第二数据转储线的所述导电性物质的面积的导电性垫板 来实现。5. 根据权利要求1或2所述的堆栈存储器，其特征在于，所述第一基板和所述第二基板 以多层结构叠层。6. 根据权利要求1或2所述的堆栈存储器，其特征在于，所述第一类型存储器单元或者 所述第二类型存储器单元中的至少一个以上的存储器单元与所述第一数据转储线或者所 述第二数据转储线之间增加开关元件。7. 根据权利要求1或2所述的堆栈存储器，其特征在于，所述第一类型存储器单元和所 述第二类型存储器单元的大小不同。8. 根据权利要求1或2所述的堆栈存储器，其特征在于，所述第一类型存储器单元或者 所述第二类型存储器单元中的其中一个存储器单元为非易失性或者易失性存储器单元。9. 根据权利要求1或2所述的堆栈存储器，其特征在于，包括： 第一位线，其位于所述第一基板上，与所述第一数据转储线无关地，单独将所述第一类 型存储器单元向列方向连接； 第一字线，其位于所述第一基板上，与所述第一数据转储线无关地，单独将所述第一类 型存储器单元向行方向连接； 第二位线，其属于所述第二基板，与所述第二数据转储线无关地，单独将所述第二类型 存储器单元向列方向连接；以及 第二字线，其属于所述第二基板，与所述第二数据转储线无关地，单独将所述第二类型 存储器单元向行方向连接。10. -种堆栈存储器，其特征在于，包括： 第一基板，设置有沿行方向和列方向阵列的存储器单元、用于感应从所述存储器单元 输出的数据的读出放大器以及用于驱动输入于所述存储器单元的数据的写入驱动器； 第二基板，设置有用于传输向所述存储器单元输入和输出的数据的输入输出电路， 所述第一基板和所述第二基板通过在所述第一基板上形成的第一数据转储线和在所 述第二基板上形成的第二数据转储线来电连接。11. 根据权利要求10所述的堆栈存储器，其特征在于，所述电连接是通过所述第一数 据转储线的导电性物质和所述第二数据转储线的导电性物质的直接接触来实现。12. 根据权利要求10所述的堆栈存储器，其特征在于，所述电连接是通过面积大于形 成所述第一数据转储线或者所述第二数据转储线的所述导电性物质的面积的导电性垫板 来实现。13. 根据权利要求10所述的堆栈存储器，其特征在于，所述第一基板和所述第二基板 以多层结构叠层。14. 根据权利要求10所述的堆栈存储器，其特征在于，所述存储器单元中的至少一个 以上的存储器单元与所述第一数据转储线之间增加开关元件。
【专利摘要】本发明涉及一种堆栈存储器，其将多个基板叠层而形成半导体存储器，各基板的存储器单元通过数据转储线连接。在存储器单元和数据转储线之间可增加开关。在通过数据转储线转储各基板的数据时，使由寄生组件导致的速度下降和功耗增加的问题最小化。并且，包括存储器单元的核心电路可以设置在一个基板上，外围电路部可以设置在另一个基板上。
【IPC分类】H01L23/538, H01L25/16
【公开号】CN105431939
【申请号】CN201480028461
【发明人】安相旭, 郑喜灿, 李龙云, 李道永
【申请人】（株）赛丽康
【公开日】2016年3月23日
【申请日】2014年5月12日
【公告号】US20160133603, WO2014185669A1