一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子 装置。
【背景技术】
[0002] 在半导体技术领域中，LDMOS(LaterallyDiffusedMetalOxideSemiconductor; 横向扩散金属氧化物半导体）作为功率器件的重要组成部件之一，具有广阔的应用前景。
[0003] 然而，随着大功率器件的发展，LDM0S往往难以同时满足对击穿电压（breakdown voltage;BV)和性能（performance)的需要，因此在实际应用中通常需要平衡LDMOS的击 穿电压与性能。
[0004] 传统的LDM0S的结构如图1所示，包括半导体衬底100、位于半导体衬底100内的 P阱101和N型漂移区（N-draindriftregion;NDRF) 102、位于P阱内的源极103、位于N 型漂移区内的漏极104、位于半导体衬底100上的栅极105以及位于P阱内的体电极106。 其中，P阱101包括下部阱区1011和位于下部阱区1011上的上部阱区1012。其中，下部阱 区1011的右侧到N型漂移区左侧的距离与上部阱区1012的右侧到N型漂移区的左侧的距 离大致相同。
[0005] 在现有技术中，采用低能N型离子注入形成N型漏极漂移区102,采用P型离子注 入形成P阱101。并且，用于形成N型漂移区102和P阱101的离子注入均为垂直离子注 入，即，离子注入方向垂直于半导体衬底的上表面。
[0006] 其中，在形成P阱101时，通常采用高能离子注入形成下部阱区1011，而采用低能 离子注入形成上部阱区1012,两次离子注入采用相同的掩膜。由于两次离子注入采用相同 的掩膜，因此下部阱区1011的右侧到N型漂移区左侧的距离与上部阱区1012的右侧到N 型漂移区的左侧的距离大致相同。
[0007] 通常而言，上部阱区1012越靠近N型漂移区102,则LDM0S的饱和漏电流（IdSat) 越大，S卩，LDMOS的性能越好。下部阱区1011越靠近N型漂移区102，LDM0S的击穿电压（BV) 越小。由于在现有的LDM0S中下部阱区1011的右侧到N型漂移区左侧的距离与上部阱区 1012的右侧到N型漂移区的左侧的距离大致相同，因此，往往难以实现在改善击穿电压的 情况下保持LDM0S的性能不变，或，在改善LDM0S的性能的同时保持击穿电压不变。
[0008] 由此可见，现有技术中的LDM0S难以同时满足对击穿电压和性能的要求。也就是 说，现有技术中并不存在一种结构的LDM0S可以同时既具有较高的击穿电压又具有较好的 性能。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
【发明内容】
[0009] 针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，该 半导体器件可以在具有较高的击穿电压的同时具有较好的性能。
[0010] 本发明实施例一提供一种半导体器件，包括半导体衬底以及位于所述半导体衬底 内的P阱与N型漂移区，其中所述P阱包括下部阱区和位于所述下部阱区之上的上部阱区， 所述下部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的 靠近所述N型漂移区的表面到所述N型漂移区的距离。
[0011] 可选地，所述下部阱区的靠近所述N型漂移区的表面为斜面，且所述表面的上端 到所述N型漂移区的距离小于其下端到所述N型漂移区的距离。
[0012] 可选地，所述下部阱区通过注入角度为锐角的离子注入工艺形成。
[0013] 可选地，所述半导体器件还包括位于所述P阱内的源极、位于所述N型漂移区内的 漏极以及位于所述半导体衬底之上的栅极结构。
[0014] 可选地，所述半导体器件还包括位于所述P阱内的体电极（206)。
[0015] 本发明实施例二提供一种半导体器件的制造方法，所述方法包括在半导体衬底上 形成N型漂移区和P阱的步骤，其中形成所述P阱的步骤包括：
[0016] 步骤S101 :在所述半导体衬底上形成用于制作P阱的掩膜层，对所述半导体衬底 进行注入角度为锐角的第一次离子注入以形成下部阱区；
[0017] 步骤S102:对所述半导体衬底进行注入角度为0度的第二次离子注入以形成位于 所述下部阱区之上的上部阱区，其中所述上部阱区与所述下部阱区构成所述P阱，所述下 部阱区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的靠近所 述N型漂移区的表面到所述N型漂移区的距离；
[0018] 步骤S103:去除所述掩膜层。
[0019] 可选地，在所述步骤S101中，所述下部阱区的靠近所述N型漂移区的表面为斜面， 且所述表面的上端到所述N型漂移区的距离小于其下端到所述N型漂移区的距离。
[0020] 可选地，在所述步骤S101中，所述第一次离子注入的能量为480-1000Kev，剂量为 lel2_5el2/cm3〇
[0021] 可选地，在所述步骤S101中，所述第一次离子注入所采用的离子包括硼，所述注 入角度为5-45度。
[0022] 可选地，在所述步骤S102中，所述第二次离子注入的能量为0_480Kev，剂量大于 3el2/cm3。
[0023] 可选地，在所述步骤S102中，所述第二次离子注入所采用的离子包括硼。
[0024] 可选地，所述方法还包括如下步骤：形成位于所述P阱内的源极、位于所述N型漂 移区内的漏极以及位于所述半导体衬底之上的栅极结构。
[0025] 本发明实施例三提供一种电子装置，包括半导体器件以及与所述半导体器件相连 接的电子组件，其中所述半导体器件包括半导体衬底以及位于所述半导体衬底内的P阱与 N型漂移区，其中所述P阱包括下部阱区和位于所述下部阱区之上的上部阱区，所述下部阱 区的靠近所述N型漂移区的表面到所述N型漂移区的距离大于所述上部阱区的靠近所述N 型漂移区的表面到所述N型漂移区的距离。
[0026] 本发明的半导体器件，由于P阱的下部阱区的靠近N型漂移区的表面到N型漂移 区的距离大于上部阱区的靠近N型漂移区的表面到N型漂移区的距离，因此可以保证半导 体器件同时具有较高的击穿电压和较好的性能。本发明的半导体器件的制造方法，用于制 造上述的半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置使用了上 述的半导体器件，因而同样具有上述优点。
【附图说明】
[0027] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0028] 附图中：
[0029] 图1为现有技术中的一种LDM0S的结构的剖视图；
[0030] 图2为本发明实施例一的半导体器件的一种剖视图；
[0031] 图3A至图3D为本发明实施例二的半导体器件的制造方法的相关步骤形成的结构 的剖视图；
[0032] 图4为本发明实施例二的半导体器件的制造方法的一种流程图。
【具体实施方式】
[0033] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0034] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0035] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036] 空间关