形成晶体管的方法、衬底图案化的方法及晶体管的制作方法
【技术领域】
[0001]本公开涉及一种形成晶体管的方法，一种衬底图案化的方法以及晶体管。
【背景技术】
[0002]半导体器件(特别地，功率半导体器件如场效应晶体管(FET)和绝缘栅双极型晶体管(IGBT))广泛应用于各领域应用例如汽车和工业应用。人们一直在尝试提高半导体器件的性能。例如，尝试通过减小作为IGBT中相邻栅极沟槽的主体区域或台面的宽度来提高IGBT的性能。相应地，需要提供一种方法，通过该方法台面结构可以限定为均匀模式，台面结构具有小宽度。
【发明内容】
[0003]本发明的目的是提供一种制造半导体器件的改进方法。进一步地，本发明的目的是提供所述半导体器件。
[0004]根据本发明，上述目的是通过独立权利要求所要求保护的主题实现的。从属权利要求限定了进一步实施例。
【附图说明】
[0005]附图用于进一步理解本发明的实施例，附图并入本说明书中并构成本说明书的一部分。附图示出了本发明的实施例并与描述一起阐述原理。通过较好地理解下面的详细描述，很容易构想到本发明的其他实施例和许多优点。附图中的元件不需要按比例绘制。相同附图标记指定相应的类似部分。
[0006]图1A至图1F示出了执行根据一个实施例的方法时半导体衬底的横截面视图的示例。
[0007]图1G概括了根据一个实施例的方法。
[0008]图2A至图2L示出了执行根据一个实施例的方法时半导体衬底的横截面视图的示例。
[0009]图3A至图3D示出了加工过程中半导体器件的横截面视图的进一步示例。
[0010]图3E示出了根据一个实施例的半导体器件的横截面视图。
[0011]图3F概括了根据另外的实施例的方法。
[0012]图4A至图4E示出了执行根据另外的实施例的方法时半导体衬底的横截面视图的示例。
[0013]图4F概括了根据另外的实施例的方法。
【具体实施方式】
[0014]在下面的详细描述中，将参考附图进行描述，附图构成描述的一部分并示出了能够实践本发明的特定实施例。在这一方面，方向术语“顶部”、“底部”、“前部”、“背部”、“首部”、“尾部”等用于指示所述附图的方位。由于本发明的实施例的组件可以布置在一些不同的方位，方向术语仅用于说明目的而非进行限制。应该理解的是，可以利用其他实施例，也可以在不偏离权利要求限定的范围的情况下进行结构和逻辑修改。
[0015]对实施例的描述并非对本发明的限制。特别地，下文描述的实施例的元件可以与不同实施例的元件组合在一起。
[0016]在下面描述中使用的术语“晶片”、“衬底”或“半导体衬底”可以包括具有半导体表面的任何以半导体为基础的结构。晶片和结构应该理解为包括硅、绝缘体上的硅(SOI)、蓝宝石上的娃(SOS)、掺杂和无掺杂半导体、基础半导体支承的娃外延层和其他半导体结构。半导体不需要以硅为基础。半导体也可以是硅锗、锗或砷化镓。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
[0017]附图和描述通过在掺杂类型“η”或“p”旁边指示或“ + ”来说明相对掺杂浓度。例如，“η_”表示掺杂浓度低于“η”掺杂区域的掺杂浓度，“η+”掺杂区域的掺杂浓度高于“η_”掺杂区域的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域并不一定具有相同的绝对掺杂浓度。例如，“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好地理解，通常掺杂部分标识为掺杂“P”或“η”。应该清楚理解的是，该标识并不旨在限制目的。掺杂类型可以是任意类型，只要能够实现所描述的功能。进一步地，在所有实施例中，掺杂类型可以是反向的。
[0018]在本说明书中使用的术语“耦合”和/或“电耦合”并不旨在表示元件必须直接耦合在一起-干预元件可以提供在“耦合”或“电耦合”元件之间。术语“电连接”用于描述电连接在一起的元件之间的低电阻电连接。
[0019]此处使用的术语“具有”、“包含”、“包括”、“由…组成”等是开放式术语，指示所述元件或特征的存在，但不排除附加元件或特征。除非上下文明确说明，否则“一个”和“所述”包括单数和复数。
[0020]本说明书提及了与半导体部分掺杂的“第一”和“第二”导电类型掺杂剂。第一导电类型可以是P类型，第二导电类型可以是η类型，反之亦然。众所周知，根据掺杂类型或源极区域和漏区域的极性，MOSFET可以是η-沟道或ρ-沟道M0SFET。例如，在η-沟道MOSFET中，源极区域和漏区域掺杂η类型掺杂剂。在ρ-沟道MOSFET中，源极区域和漏区域掺杂P类型掺杂剂。应该清楚理解的是，在本说明书的上下文中，掺杂类型可以是反向的。如果使用方向语言描述特定电流路径，该描述仅应理解为指示路径而非指示电流极性，例如电流是沿特定方向流动或沿相反方向流动。附图可以包括极性敏感组件，例如二极管。应该清楚理解的是，这些极性敏感组件的特定布置仅作为示例，可以根据第一导电类型是η-型或P-型反转布置以实现所描述的功能。
[0021]在本说明书中使用的术语“横向”和“水平”用于描述与半导体衬底或半导体主体平行的方位。例如，这可以是晶片或晶粒的表面。
[0022]在本说明书中使用的术语“垂直”用于描述布置为垂直于半导体衬底或半导体主体的第一表面的方位。
[0023]通常，为了在材料层上图案化，可以使用光刻方法，该方法需要提供适合的光致抗蚀剂材料。使用适合的光掩模在光致抗蚀剂材料上形成光刻图案。经图案化的光致抗蚀剂层可以在后续处理步骤中用作掩模。例如，通常硬掩模层或由适合的材料(例如，氮化硅、多晶硅、碳或前述材料组合)制成的层可以提供在要图案化的材料层之上。例如，使用蚀刻工艺在硬掩模层上形成光刻图案。将经图案化的硬掩模作为蚀刻掩模，使材料层图案化。
[0024]图1A至图1F示出了根据一个实施例的方法。牺牲层140形成在半导体衬底100之上。牺牲层140的示例包括氧化硅和/或氮化硅或可以相对于半导体衬底选择性地蚀刻的任何其他材料。图案层150 (例如光致抗蚀剂层)形成在牺牲层140的表面之上。图案层150形成为经图案化的结构155。例如，经图案化的结构可以包括多行线/空间图案。应该清楚理解的是，经图案化的结构155没有必要是线型的，但可以是弯曲的，可以形成圆形、矩形和其他形状。根据进一步实施例，经图案化的结构可以是线段、圆点或任何其他图案，这取决于制造工艺的需要。当然，图案层可以是进一步硬掩模材料，并且没有必要限于光致抗蚀剂层。经图案化的结构155之间的节距决定了要在后面处理步骤中蚀刻的台面的节距。相邻经图案化的结构155之间的距离可以是任意值，例如100ηπι-2μπι。根据一个实施例，所述距离可以介于400nm-800nm之间，例如600nm。可选择地，经图案化的结构155的宽度可以与相邻经图案化的结构之间的距离一致。根据一个实施例，所述宽度可以介于10nm-1 μ m之间，更具体地介于300nm-600nm之间，例如400nm。图1A示出了所生成结构的示例。
[0025]其后，间隔物160形成为与经图案化的结构155的侧壁155a相邻。例如，这可以通过在图1A示出的表面上共形沉积间隔物材料来实现。例如，所述间隔物材料层的厚度可以介于50nm-300nm之间。其后，可以执行各向异性蚀刻步骤，该步骤以高于垂直部分的蚀刻速率蚀刻间隔物材料的水平部分，以形成间隔物。本文后面将进行说明，形成在半导体衬底100中的台面的宽度取决于该处理步骤中形成的间隔物材料的厚度。图1B示出了所生成的衬底的横截面视图的示例。如图所示，间隔物160形成为与经图案化的结构155的侧壁155a相邻。在相邻间隔物160之间，牺牲层140的一部分被去除。